

龙芯 2E 处理器用户手册

中国科学院计算技术研究所

意法半导体公司

2006 年 9 月

目 录

目 录.....	I
图目录.....	VII
表目录.....	IX
1 龙芯 2E处理器微体系结构	1
1.1 龙芯系列微处理器介绍	1
1.2 龙芯 2E处理器微体系结构概述.....	1
1.3 取指和分支预测	3
1.4 寄存器重命名	4
1.5 指令发射和读寄存器	5
1.6 指令执行和功能部件	5
1.7 指令提交和Reorder队列	6
1.8 转移取消和转移队列	6
1.9 存储访问与存储管理	7
1.10 龙芯 2E结构小结.....	8
2 龙芯 2E处理器指令集概述	9
3 内存管理.....	15
3.1 快速查找表TLB.....	15
3.1.1 JTLB	15
3.1.2 指令TLB.....	15
3.1.3 命中和失效	16
3.1.4 多重一致	16
3.2 处理器模式	16
3.2.1 处理器工作模式	16
3.2.2 地址模式	17
3.2.3 指令集模式	17
3.2.4 尾端模式	17
3.3 地址空间	17
3.3.1 虚拟地址空间	17
3.3.2 物理地址空间	17
3.3.3 虚实地址转换	17
3.3.4 用户地址空间	19
3.3.5 管理地址空间	19
3.3.6 内核地址空间	20
3.4 系统控制协处理器	22
3.4.1 TLB表项的格式	22
3.4.2 CP0 寄存器	24

3.4.3 虚拟地址到物理地址的转换过程	25
3.4.4 TLB失效	26
3.4.5 TLB指令	26
3.4.6 代码例子	26
4 Cache的组织 and 操作	29
4.1 Cache概述	29
4.1.1 非阻塞Caches	29
4.1.2 替换策略	30
4.1.3 Cache的参数	30
4.2 一级指令Cache	30
4.2.1 指令Cache的组织	30
4.2.2 指令Cache的访问	31
4.3 一级数据Cache	32
4.3.1 数据Cache的组织	32
4.3.2 数据Cache的访问	32
4.3.3 数据Cache失效的处理	33
4.4 二级Cache	33
4.4.1 二级Cache的组织	33
4.4.2 二级Cache的访问	34
4.5 Cache一致性	34
4.5.1 Cache一致性特征	34
4.5.2 不可装入Cache,阻塞式(一致性代码 2)	35
4.5.3 写回(一致性代码 3)	35
4.5.4 加速的不可装入Cache (一致性代码 7)	36
4.6 Cache的维护	36
5 CP0 控制寄存器	37
5.1 Index 寄存器(0)	38
5.2 Random 寄存器 (1)	38
5.3 EntryLo0 (2)以及EntryLo1 (3)寄存器	39
5.4 Context (4)	40
5.5 PageMask 寄存器(5)	41
5.6 Wired 寄存器(6)	42
5.7 BadVAddr 寄存器 (8)	42
5.8 Count寄存器(9)以及Compare寄存器(11)	43
5.9 EntryHi寄存器 (10)	43
5.10 Status寄存器 (12)	44
5.11 Cause寄存器(13)	47
5.12 Exception Program Counter寄存器(14)	48
5.13 Processor Revision Identifier (PRID)寄存器	49
5.14 Config 寄存器 (16)	50

5.15 Load Linked Address (LLAddr) 寄存器 (17)	52
5.16 WatchLo(18)和WatchHi(19)寄存器	52
5.17 Xcontext 寄存器(20)	53
5.18 Diagnostic寄存器(22)	53
5.19 Performance Counter寄存器(25)	54
5.20 TagLo (28)和TagHi (29) 寄存器	56
5.21 ErrorEPC寄存器(30)	57
5.22 CP0 指令	57
6 处理器例外	59
6.1 例外的产生及返回	59
6.2 例外向量位置	59
6.3 TLB重填 (refill) 例外向量选择	59
6.4 例外优先级	60
6.5 冷重置例外	61
6.5.1 原因	61
6.5.2 处理	61
6.5.3 服务	62
6.6 软重置例外	62
6.6.1 原因	62
6.6.2 处理	62
6.6.3 服务	63
6.7 NMI例外	63
6.7.1 原因	63
6.7.2 处理	63
6.7.3 服务	63
6.8 地址错误例外	63
6.8.1 原因	63
6.8.2 处理	64
6.8.3 服务	64
6.9 TLB例外	64
6.10 TLB重填例外	64
6.10.1 原因	64
6.10.2 处理	65
6.10.3 服务	65
6.11 TLB无效例外	65
6.11.1 原因	65
6.11.2 处理	65
6.11.3 服务	66
6.12 TLB修改例外	66
6.12.1 原因	66

6.12.2 处理	66
6.12.3 服务	66
6.13 总线错误例外	67
6.13.1 原因	67
6.13.2 处理	67
6.13.3 服务	67
6.14 整型溢出例外	67
6.14.1 原因	67
6.14.2 处理	67
6.14.3 服务	68
6.15 陷阱例外	68
6.15.1 原因	68
6.15.2 处理	68
6.15.3 服务	68
6.16 系统调用例外	68
6.16.1 原因	68
6.16.2 处理	68
6.16.3 服务	68
6.17 断点例外	69
6.17.1 原因	69
6.17.2 处理	69
6.17.3 服务	69
6.18 保留指令例外	69
6.18.1 原因	69
6.18.2 处理	69
6.18.3 服务	70
6.19 协处理器不可用例外	70
6.19.1 原因	70
6.19.2 处理	70
6.19.3 服务	70
6.20 浮点例外	70
6.20.1 原因	70
6.20.2 处理	71
6.20.3 服务	71
6.21 Watch例外	71
6.21.1 原因	71
6.21.2 处理	71
6.21.3 服务	71
6.22 中断例外	72
6.22.1 原因	72

6.22.2 处理	72
6.22.3 服务	72
7 浮点部件	73
7.1 概述	73
7.2 FPU编程模型	74
7.2.1 浮点寄存器	74
7.2.2 浮点控制寄存器	74
7.3 浮点部件指令集概述	77
7.4 浮点部件格式	79
7.4.1 浮点格式	79
7.4.2 多媒体指令格式	80
7.5 FPU指令流水线概述	81
7.6 浮点例外处理	81
8 特权指令	87
8.1 CP0 传输指令	87
8.1.1 DMFC0 指令	87
8.1.2 DMTC0 指令	88
8.1.3 MFC0 指令	88
8.1.4 MTC0 指令	89
8.1.5 用户态可用的CP0 传输指令	89
8.2 TLB控制指令	89
8.2.1 TLBP指令	89
8.2.2 TLBR指令	90
8.2.3 TLBWI指令	90
8.2.4 TLBWR指令	91
8.2.5 ERET指令	91
8.2.6 CACHE指令	92
8.2.7 Index Invalidate (I)	93
8.2.8 Index WriteBack Invalidate (D)	93
8.2.9 Index WriteBack Invalidate (S)	93
8.2.10 Index Load Tag (D)	93
8.2.11 Index Load Tag (S)	94
8.2.12 Index Store Tag (D)	94
8.2.13 Index Store Tag (S)	94
8.2.14 Hit Invalidate (D)	94
8.2.15 Hit Invalidate (S)	95
8.2.16 Hit WriteBack Invalidate (D)	95
8.2.17 Hit WriteBack Invalidate (S)	95
8.2.18 Index Load Data (D)	96
8.2.19 Index Load Data (S)	96

8.2.20 Index Store Data (D).....	96
8.2.21 Index Store Data (S)	96
9 DDR SDRAM控制器配置	97
9.1 DDR SDRAM控制器功能概述	97
9.2 DDR SDRAM读操作协议	97
9.3 DDR SDRAM写操作协议	98
9.4 DDR SDRAM参数配置格式	99
9.5 DDR SDRAM采样模式的配置	100
10 性能优化.....	103
10.1 用户指令的延时和循环间隔	103
10.2 指令扩充.....	104
10.3 指令流.....	105
10.3.1 指令对齐	105
10.3.2 转移指令的处理	105
10.3.3 指令流密度的提高	106
10.3.4 指令调度	106
10.4 存储器访问	107
10.5 其他提示	107
附录A 龙芯新的整型指令	109
1. MULT.G —乘以字(Godson2).....	109
2. MULTU.G —乘以无符号字(Godson2).....	109
3. DMULT.G —乘以双字(Godson2).....	110
4. MULTU.G —乘以无符号双字(Godson2).....	111
5. DIV.G —除以字 (Godson2).....	111
6. DIVU.G —除以无符号字(Godson2).....	112
7. DDIV.G —除以双字(Godson2).....	112
8. DDIVU.G —除以无符号双字(Godson2).....	113
9. MOD.G —对字求模(Godson2).....	114
10. MODU.G —对无符号字求模(Godson2).....	114
11. DMOD.G —对双字求模(Godson2).....	115
12. DMODU.G —对无符号双字求模(Godson2).....	115
附录B 龙芯新的浮点指令	117
1. MADD.fmt—浮点乘加	117
2. MSUB.fmt—浮点乘减	118
3. NMADD.fmt—浮点数乘加取负	118
4. NMSUB.fmt—浮点数的乘减取负	119

图目录

图 2-1 CPU指令格式.....	9
图 3-1 虚实地址转换概览	17
图 3-2 64 位模式虚拟地址转换	18
图 3-3 用户模式下用户虚拟地址空间概况	19
图 3-4 管理模式下用户空间和管理空间	20
图 3-5 内核模式下的用户、管理、内核地址空间概况	22
图 3-6 TLB表项的格式	23
图 3-7 PageMask寄存器格式.....	23
图 3-8 EntryHi寄存器格式.....	23
图 3-9 EntryLo0 和EntryLo1 寄存器格式.....	24
图 3-10 TLB地址转换	25
图 4-1 指令Cache的组织	31
图 4-2 指令Cache行的格式	31
图 4-3 指令Cache的访问	31
图 4-4 数据缓存的组织结构	32
图 4-5 数据Cache行格式	32
图 4-6 数据Cache的访问	33
图 4-7 二级Cache的访问	34
图 5-1 Index 寄存器	38
图 5-2 Random寄存器	39
图 5-3 EntryLo0 和EntryLo1 寄存器的域.....	39
图 5-4 Context寄存器格式.....	40
图 5-5 PageMask寄存器.....	41
图 5-6 Wired寄存器界限.....	42
图 5-7 Wired寄存器.....	42
图 5-8 BadVAddr寄存器格式	43
图 5-9 Count寄存器和Compare寄存器	43
图 5-10 EntryHi寄存器格式.....	43
图 5-11 Status寄存器	44
图 5-12 Status寄存器的DS域.....	45
图 5-13 Cause寄存器格式.....	47
图 5-14 EPC寄存器格式	49
图 5-15 Processor Revision Identifier 寄存器格式	49

图 5-16 Config寄存器格式	50
图 5-17 LLAddr寄存器格式	52
图 5-18 WatchLo和WatchHi寄存器格式	52
图 5-19 XContext寄存器格式	53
图 5-20 Diagnostic寄存器	54
图 5-21 Performance Counter寄存器格式	54
图 5-22 TagLo和TagHi寄存器(P-cache)格式	57
图 5-23 ErrorEPC寄存器格式	57
图 7-1 龙芯 2 体系结构中功能单元的组织构成	73
图 7-2 浮点控制/状态寄存器的位分配	75
图 7-3 浮点格式	79
图 7-4 包裹的无符号半字格式	81
图 7-5 包裹的有符号半字格式	81
图 9-1 DDR SDRAM读操作协议	98
图 9-2 DDR SDRAM写操作协议	98
图 9-3 DDR SDRAM工作频率和处理器工作频率比例为 1: 10 时的采样模式	101

表目录

表 2-1 CPU指令集：访存指令.....	10
表 2-2 CPU 指令集：算术指令 (ALU 立即数).....	11
表 2-3 CPU指令集：算术指令(3 操作数, R-型).....	11
表 2-4 CPU指令集：乘法和除法指令.....	12
表 2-5 CPU指令集：跳转和分支指令.....	12
表 2-6 CPU指令集：移位指令.....	13
表 2-7 CPU指令集：特殊指令.....	13
表 2-8 CPU指令集：异常指令.....	14
表 2-9 CPU指令集：CP0 指令.....	14
表 3-1 处理器的工作模式.....	16
表 3-2 TLB页的C位的值.....	24
表 3-3 内存管理相关的CP0 寄存器.....	24
表 3-4 TLB指令.....	26
表 4-1 Cache参数.....	30
表 4-2 龙芯 2ECache的一致性特征.....	35
表 5-1 CP0 寄存器.....	37
表 5-2 Index寄存器各域描述.....	38
表 5-3 Random寄存器各域描述.....	39
表 5-4 EntryLo寄存器的域描述.....	40
表 5-5 Context寄存器域.....	41
表 5-6 不同页大小的掩码值.....	41
表 5-7 Wired寄存器的域描述.....	42
表 5-8 EntryHi寄存器域.....	44
表 5-9 Status 寄存器的域描述.....	45
表 5-10 Status 寄存器 Diagnostic Status Bits.....	46
表 5-11 Cause寄存器域.....	47
表 5-12 Cause寄存器的ExcCode域.....	48
表 5-13 PRId 寄存器的域.....	49
表 5-14 Config 寄存器域.....	50
表 5-15 WatchHi和WatchLo寄存器的域.....	52
表 5-16 XContext寄存器域.....	53
表 5-17 Diagnostic 寄存器域.....	54
表 5-18 Control域格式.....	55

表 5-19 计数使能位定义	55
表 5-20 计数器 0 事件	55
表 5-21 计数器 1 事件	56
表 5-22 Cache Tag寄存器域描述.....	57
表 5-23 CP0 指令.....	58
表 6-1 例外向量地址	59
表 6-2 例外优先顺序	60
表 7-1 FCR0 域.....	75
表 7-2 控制/状态寄存器的各个域	75
表 7-3 舍入模式位解码	76
表 7-4 龙芯 2 浮点部件中的浮点指令	77
表 7-5 龙芯 2 中的双单精度指令Paired-single(PS)	78
表 7-6 计算单精度和双精度格式的浮点数的值的公式	79
表 7-7 浮点格式参数值	80
表 7-8 最大数和最小数的浮点值	80
表 7-9 例外的默认处理	82
表 8-1 龙芯 2E特权指令	87
表 8-2 CP0 传输指令.....	87
表 8-3 CACHE指令.....	92
表 9-1 DDR SDRAM控制器所支持的DDR SDRAM芯片类型	97
表 9-2 DDR SDRAM配置参数寄存器格式.....	99
表 9-3 采样点寄存器表	101
表 10-1 用户指令的延时和循环间隔	103

1 龙芯 2E 处理器微体系结构

1.1 龙芯系列微处理器介绍

龙芯处理器主要包括三个系列。龙芯 1 号处理器及其 IP 系列主要面向嵌入式应用，龙芯 2 号超标量处理器及其 IP 系列主要面向桌面应用，龙芯 3 号多核处理器系列主要面向服务器和高性能机应用。根据应用的需要，其中部分龙芯 2 号也可以面向部分高端嵌入式应用，部分低端龙芯 3 号也可以面向部分桌面应用。以后上述三个系列将并行地发展。

龙芯系列处理器通过充分开发指令级并行性、数据级并行性、以及线程级并行性来提高性能。其中龙芯 1 号系列微处理器实现了带有静态分支预测和阻塞 Cache 的单发射的乱序执行流水线；龙芯 2 号系列微处理器实现了带有动态分支预测和非阻塞 Cache 的超标量四发射乱序执行流水线，龙芯 2 号系列微处理器还使用浮点数据通路复用技术实现了定点的单指令流多数据流指令；下一代的龙芯 3 号系列微处理器将实现片内多核技术。

1.2 龙芯 2E 处理器微体系结构概述

龙芯 2E 处理器是一款实现 64 位 MIPS III 指令集的通用 RISC 处理器。龙芯 2E 的指令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原来的顺序，以保证精确中断和访存顺序执行。

四发射的超标量结构使得指令流水线中指令和数据相关问题十分突出，龙芯 2E 采用乱序执行技术和激进的存储系统设计来提高流水线的效率。

乱序执行技术包括寄存器重命名技术、动态调度技术和转移预测技术。寄存器重命名解决 WAR（读后写）和 WAW（写后写）相关，并用于例外和错误转移预测引起的精确现场恢复，龙芯 2E 分别通过 64 项的物理寄存器堆进行定点和浮点寄存器的重命名。动态调度根据指令操作数准备好的次序而不是指令在程序中出现的次序来执行指令，减少了 RAW（写后读）相关引起的阻塞，龙芯 2E 有一个 16 项的定点保留站和一个 16 项的浮点保留站用于乱序发射，并通过一个 64 项的 Reorder 队列（简称 ROQ）实现乱序执行的指令按照程序的次序提交。转移预测通过预测转移指令是否成功跳转来减少由于控制相关引起的阻塞，龙芯 2E 使用 16 项的转移目标地址缓冲器（Branch Target Buffer，简称 BTB），2K 项的转移历史表（Branch History Table，简称 BHT），9 位的全局历史寄存器（Global History Register，简称 GHR），和 4 项的返回地址栈（Return Address Stack，简称 RAS）进行转移预测。

龙芯 2E 先进的存储系统设计可以有效地提高流水线的效率。龙芯 2E 的一级 Cache 由 64KB 的指令 Cache 和 64KB 的数据 Cache 组成，片上二级 Cache 大小为 512KB，均采用四路组相联的结构。龙芯 2E 处理器内部集成了遵守 JESD79C 标准的 DDR 控制器，加快了处理器访问内存的速度。龙芯 2E 的 TLB 有 64 项，采用全相联结构，每项可以映

射一个奇页和一个偶页。龙芯 2E 通过 24 项的访存队列以及 8 项的访存失效队列（Miss Queue）来动态地解决地址依赖，实现访存操作的乱序执行、非阻塞 Cache、取数指令猜测执行（Load Speculation）、写合并（Store Fill Buffer）等访存优化技术。

龙芯 2E 有两个定点功能部件和两个浮点功能部件。浮点部件通过浮点指令的 `fmt` 域的扩展可以执行 32 位和 64 位的定点指令，以及 8 位和 16 位的用于媒体加速的 SIMD 指令。

龙芯 2E 的基本流水线包括取指、预译码、译码、寄存器重命名、调度、发射、读寄存器、执行、提交等 9 级，每一级流水包括如下操作。

- **取指**流水级用程序计数器 PC 的值去访问指令 Cache 和指令 TLB，如果指令 Cache 和指令 TLB 都命中，则把四条新的指令取到指令寄存器 IR。
- **预译码**流水级主要对转移指令进行译码并预测跳转的方向。
- **译码**流水级把 IR 中的四条指令转换成龙芯 2E 的内部指令格式送往寄存器重命名模块。
- **寄存器重命名**流水级为逻辑目标寄存器分配一个新的物理寄存器，并将逻辑源寄存器映射到最近分配给该逻辑寄存器的物理寄存器。
- **调度**流水级将重命名的指令分配到定点或浮点保留站中等待执行，同时送到 ROQ 中用于执行后的顺序提交；此外，转移指令和访存指令还分别被送往转移队列和访存队列。
- **发射**流水级从定点或浮点保留站中为每个功能部件选出一条所有操作数都准备好的指令；在重命名时操作数没准备好的指令，通过侦听结果总线和 forward 总线等待它的操作数准备好。
- **读寄存器**流水级为发射的指令从物理寄存器堆中读取相应的源操作数送到相应的功能部件。
- **执行**流水级根据指令的类型执行指令并把计算结果写回寄存器堆；结果总线还送往保留站和寄存器重命名表，通知相应的寄存器值已经可以使用了。
- **提交**流水级按照 Reorder 队列记录的程序的顺序提交已经执行完的指令，龙芯 2E 最多每拍可以提交四条指令，提交的指令送往寄存器重命名表用于确认它的目的寄存器的重命名关系并释放原来分配给同一逻辑寄存器的物理寄存器，并送往访存队列允许那些提交的存数指令写入 Cache 或内存。

上述是基本指令的流水级，对于一些较复杂的指令，如定点乘除法指令、浮点指令以及访存指令，在执行阶段需要多拍。龙芯 2E 处理器的基本结构如图 1-1 所示。

龙芯 2E 处理器采用 90nm 的 CMOS 工艺实现，布线层为七层铜金属，芯片晶体管数目为 4700 万，芯片面积 6800 微米×5200 微米，最高工作频率为 1GHz，典型工作频率为 800MHz，实测功耗为 5-7 瓦。龙芯 2E 单精度峰值浮点运算速度为 80 亿次/秒，双精度浮点运算速度为 40 亿次/秒，在 1GHz 主频下 SPEC CPU2000 的实测分值达到 500 分，综合性能已经达到高端奔腾 III 处理器以及中低端奔腾 IV 处理器的水平。芯片样机能运行完整的 64 位中文 Linux 操作系统，全功能的 Mozilla 浏览器、多媒体播放器和 OpenOffice 办公套

件，可以满足绝大多数桌面应用的要求，龙芯 2E 芯片已经成功应用于Linux PC的开发。




图 1-1 龙芯 2E 体系结构框图

1.3 取指和分支预测

龙芯 2E 的流水线从取指流水级开始，每次取四条指令，但每次取指不能跨越 32 字节的指令 Cache 行。龙芯 2E 取指时同时访问指令 Cache 和指令 TLB（简称 ITLB）。为了降低延迟，Tag 比较在取指阶段进行，但根据 Tag 比较结果进行指令选择在预译码阶段进行。取指过程中发生指令 Cache 不命中时向二级 Cache 发出访问请求。

16 项的 ITLB 是主 TLB 的子集。当 ITLB 不命中时，龙芯 2E 产生一个内部指令去查找主 TLB 并且填充 ITLB，如果在主 TLB 中也不命中将产生一个普通的 TLB 例外。

取指后的流水级是预译码流水级。这一级的主要工作是预测转移指令的跳转方向以

及目标地址。不同的转移指令使用不同的方式进行预测：**likely** 类转移指令和直接跳转指令总是被预测为跳转，编译器可以通过编译出 **likely** 指令进行静态预测；条件转移指令通过 **BHT** 预测跳转方向；间接跳转指令则用转移目标表（**BTB**）或返回地址栈（**RAS**）预测目标地址。

BHT 包括一个 9 位的全局历史寄存器（**GHR**）和一个 2K 项的模式历史表（**PHT**）。**PHT** 的每项是一个两位的饱和计数器，预测正确时计数器加 1，预测错误时计数器减 1。当计数器的值大于等于 2 时预测跳转成功。

16 项的 **BTB** 用于预测寄存器跳转指令的目标地址。每项 **BTB** 保存转移指令的地址和目标地址，以及一个两位的饱和计数器。当发生替换时，计数器的值小于 2 的项会优先被替换。

MIPS 指令集中没有 **call** 和 **return** 指令，通常使用转移链接（**Branch and Link**）指令和 **jr31** 指令进行函数调用和返回。龙芯 2E 实现 4 项的返回地址栈 **RAS**。当译码出转移链接指令时将它的 **PC+8** 压入 **RAS**，当译码出 **jr31** 指令时弹出 **RAS** 的顶作为 **jr31** 的目标地址。

龙芯 2E 的第三级流水级是译码流水级。在这一级，四条指令被译成龙芯 2E 的内部指令格式送往寄存器重命名模块。由于定点乘法指令和定点除法指令要生成两个 64 位结果，所以被译为两条内部指令。为了简化转移指令的管理，龙芯 2E 每拍最多只进行一条转移指令的译码。

1.4 寄存器重命名

龙芯 2E 使用物理寄存器堆的方法进行寄存器重命名，其中定点和浮点物理寄存器堆各为 64 项。龙芯 2E 通过两个 64 项的物理寄存器映射表（**Physical Register Mapping Table**, 简称 **PRMT**）来保存物理寄存器和结构寄存器间的映射关系。

龙芯 2E 的每个物理寄存器都处于以下四个状态的其中一个：**MAP_EMPTY** 表示该物理寄存器没有使用，**MAP_MAPPED** 表示该物理寄存器已经被映射但相应的值没有写回，**MAP_WTBK** 表示该物理寄存器的值已经写回，**MAP_COMMIT** 表示该物理寄存器值已经确定为处理器状态。

在寄存器重命名流水级，每条指令通过查找 **PRMT** 表得到该指令的两个源寄存器 **src1**、**src2**，和一个目标寄存器 **dest** 当前所对应的物理寄存器号 **psrc1**，**psrc2** 和 **odest**。同时为目标寄存器 **dest** 分配一个状态为 **MAP_EMPTY** 的一个物理寄存器 **pdest**，新分配的物理寄存器的状态改为 **MAP_MAPPED**。同时修改 **PRMT** 表示 **pdest** 是结构寄存器 **dest** 的最新的映射。

在查找 **PRMT** 表建立逻辑寄存器和物理寄存器之间映射关系的同时，还需要检查同一拍重命名的四条指令间的相关性。如果某条指令 **A** 的源寄存器 **src1** 和同一拍前面指令 **B** 的目的寄存器 **dest** 相同，则 **A** 的 **src1** 对应的物理寄存器改为 **B** 新分配的 **pdest**，而非 **A** 从 **PRMT** 中查出的 **psrc1**。相同的原则也适用 **psrc2** 和 **odest**。

经过寄存器重命名，物理寄存器号 **psrc1**，**psrc2** 和 **pdest** 替换了原来指令中的结构寄存器号 **src1**，**src2** 和 **dest**。其中物理寄存器号 **psrc1** 和 **psrc2** 送到保留站用于判断指令间

的数据相关；`odest` 域保存在 `ROQ` 中，在指令提交时用于释放物理寄存器。

指令执行时，该指令的 `pdest` 对应的 `PRMT` 的项设为 `MAP_WTBK`，表示该寄存器的值已经准备好了，后面的指令可以使用该寄存器的值。

指令提交时，该指令的 `pdest` 对应的 `PRMT` 项设为 `MAP_COMMIT` 状态，`odest` 对应的 `PRMT` 项设为 `MAP_EMPTY` 状态，表示为该指令新分配的目的地寄存器 `pdest` 成为处理器状态，并释放该指令的目标寄存器原来所对应的物理寄存器。

从上面的寄存器重命名的过程可以看出一个结构寄存器可能同时对应多个物理寄存器，即一个逻辑寄存器在流水线中由于被多条指令修改可能有一系列的值。与一个结构寄存器对应的多个物理寄存器除了有一个表示该结构寄存器的处理器状态外，其它的分别对应于在流水线中的写该逻辑寄存器的多条指令。每个物理寄存器在每次分配之后只会被写一次。

1.5 指令发射和读寄存器

寄存器重命名后的指令送到保留站调度执行。龙芯 2E 具有两个独立的分组保留站：定点和访存指令送到定点保留站；浮点指令送到浮点保留站。每一个保留站 16 项。

在寄存器重命名阶段，每条指令查找 `PRMT` 表确定操作数是否在寄存器堆中。如果查找 `PRMT` 表时相应的操作数没有准备好，该指令在送入保留站的途中以及在保留站中要通过比较自己的源寄存器号和结果总线或 `forward` 总线的目标寄存器号以确定源操作数何时准备好。结果总线和 `forward` 总线来自五个功能部件，结果总线送出指令的执行结果以及目标寄存器号，而 `forward` 总线预测下一拍会被送出的结果以及相应指令的目标寄存器号。

两个保留站每拍最多可以发射五个源操作数准备好的指令分别到五个功能部件。如果在保留站中同一个功能部件有多个操作数准备好的指令，则选择最“老”的指令进行发射。在保留站中用一个 `age` 域来记录每一条指令在保留站中的“年龄”。

从保留站发射的指令到寄存器堆中读操作数后再送到功能部件执行。龙芯 2E 有一个定点寄存器堆和一个浮点寄存器堆，大小都是 $64*64$ 。定点寄存器堆有 3 个写端口和 7 个读端口，其中 `ALU1` 使用 1 个写端口和 3 个读端口，`ALU2` 和访存部件各使用 1 个写端口和 2 个读端口。浮点寄存器堆有 3 个写端口和 7 个读端口，其中两个浮点部件各使用 1 个写端口和 3 个读端口，访存部件使用 1 个写端口和 1 个读端口用于浮点取数和存数指令。定点和浮点寄存器间的数据传输指令，如 `MTC1`、`DMTC1`、`MFC1`、`DMFC1`、`CTC1` 和 `CFC1` 使用访存数据通路传输数据，因此由访存部件执行。

特殊指令如 `branch and link` 指令的程序计数器或条件转移指令的 `taken` 位从转移队列中读出并且与寄存器堆中的操作数一起送到相应的功能部件。

1.6 指令执行和功能部件

指令从寄存器堆中读取操作数后根据指令的类型送到相应的功能部件或访存部件执行，龙芯 2E 包括两个定点部件 `ALU1` 和 `ALU2`，两个浮点部件 `FALU1` 和 `FALU2`。

定点 `ALU1` 执行定点加减、逻辑运算、移位、比较、`Trap`、以及转移指令。所有 `ALU1`

执行的指令 1 拍完成执行并写回。

定点 ALU2 执行定点加减、逻辑运算、移位、比较、以及乘除指令。定点乘法为全流水操作，延迟为 4 拍；定点除法采用 SRT 算法，非全流水操作，延迟根据操作数的不同从 4 拍到 37 拍不等；所有其他 ALU2 执行的指令 1 拍完成执行并写回。

浮点 FALU1 执行浮点加减、浮点乘法、浮点乘加（减）、取绝对值、取反、精度转换、定浮点格式转换、比较、转移等指令。FALU1 的所有运算为全流水操作。其中浮点取绝对值、取反、精度转换、比较、转移延迟为 2 拍，定浮点间格式转换延迟为 4 拍，浮点加减、浮点乘法、浮点乘加（减）延迟为 6 拍。

浮点 FALU2 执行浮点加减、浮点乘法、浮点乘加（减）、浮点除法、浮点开平方操作。其中浮点加减、浮点乘法、浮点乘加（减）为全流水操作，延迟为 6 拍；浮点除法和浮点开平方使用 SRT 算法，为非全流水操作，根据操作数的不同，单/双精度浮点除法延时从 4 到 10/17 拍不等，单/双精度开方延时从 4 到 16/31 拍不等。

除了执行 MIPS III 浮点指令外，浮点功能部件还可以执行并行单精度浮点指令，即在 64 位数据通路上同时计算两个单精度操作（加、减、乘和乘加）。另外，浮点功能部件还通过扩展浮点指令的格式域（fmt）执行 8/16/32/64 位 SIMD 多媒体定点指令。

1.7 指令提交和 Reorder 队列

在龙芯 2E 中，指令顺序译码和重命名，乱序发射和执行，但有序结束。Reorder 队列（Reorder Queue，简称 ROQ）负责指令的有序结束，它按照程序次序保存流水线中所有已经完成寄存器重命名但未提交的指令。指令执行完并写回后，ROQ 按照程序次序提交这些指令。ROQ 最多可以同时容纳 64 条指令。

每条完成寄存器重命名的指令在送入保留站的同时也送入 ROQ。新进入的指令置为 ROQ_MAPPED 状态。指令写回后，ROQ 中的普通指令置为 ROQ_WTBK，转移指令置为 ROQ_BRWTBK 状态。状态为 ROQ_BRWTBK 的转移指令通过转移总线送到处理器的其他部分根据转移指令的执行结果修正转移猜测表并在转移猜测错误的情况下取消转移指令及其后续指令，并把状态置为 ROQ_WTBK。ROQ_WTBK 状态的指令在成为 ROQ 的队列头时可以提交。

ROQ 一拍最多可以提交队列头上的四条 ROQ_WTBK 状态指令。提交指令的 pdest 和 odest 域送到寄存器重命名模块确认 pdest 项的重命名为处理器状态并释放 odest 项的映射，它还通知访存队列相应的 store 指令可以开始修改存储器。

为了实现精确例外，在指令执行过程中发生例外时把例外原因记录在 ROQ 相应的项中。当例外指令成为 ROQ 的队列头时进行例外处理，把例外原因、例外指令的 PC 值等例外信息记录到有关的 CP0 寄存器中，并根据例外类型把例外处理程序的入口地址送到程序计数器 PC 中。

1.8 转移取消和转移队列

转移指令在重命名后进入 ROQ 和保留站的同时进入转移队列。转移队列同时可以容纳多达 8 条转移指令。

当转移指令发射执行时，转移队列提供该指令执行所需的信息，这些信息包括转移指令的 PC 值，和条件转移指令的预测 taken 位等。

转移指令执行后，结果写回到转移队列。这些结果包括 JR 和 JALR 指令的目标地址、条件转移指令的转移方向和转移指令是否预测错误的标志位。转移指令的执行结果在提交前通过转移总线反馈到取指部分用来修正 BHT、BTB、RAS 和 GHR 以进行接下来的转移预测。

预测错误的指令和它后面的指令都需要取消。转移取消的一个核心问题是如何判断在流水线中乱序执行的指令哪些在取消的转移操作之前，哪些在取消的转移操作之后。龙芯 2E 用转移指令把连续的指令流分为独立的基本块，并用转移指令在转移队列中的位置标识号 brqid 对基本块进行编号。对于转移指令，这个标识表示它在转移队列中的位置；对于普通操作，这个标识表示它前面的转移指令在转移队列中的位置。通过这种方式，每一条指令都可以通过比较自己的 brqid 和预测错误转移指令的 brqid 确定它相对转移预测错误指令的位置。

1.9 存储访问与存储管理

龙芯 2E 存储子系统对提高处理器的流水线效率起着重要作用。龙芯 2E 一级指令和数据 Cache 大小均为 64KB，二级 Cache 大小为 512KB，均采用四路组相联结构；龙芯 2E 片内集成了 DDR 内存控制器接口；龙芯 2E 的 TLB 共有 64 项，为全相联结构，每项映射一个奇数页和一个偶数页；龙芯 2E 通过一个 24 项的访存队列和一个 8 项的失效队列来动态解决存储相关，实现访存指令乱序执行、非阻塞 Cache、load 猜测执行和写合并等。

龙芯 2E 访存流水线分为 4 级。发射流水级把访存请求发射到地址运算部件后，第一拍通过地址运算部件计算虚地址并把访存请求送到 TLB 和 Cache；第二拍在 TLB 把虚地址转换为物理地址的同时访问 Cache；第三拍根据 TLB 和 Cache 的访问结果确定 Cache 是否命中并送到访存队列；第四拍把访问结果写回。

龙芯 2E 的存储系统使用 40 位虚地址和 40 位物理地址，并通过一个全相联的 TLB 进行虚实地址转换。该 TLB 包含一个 CAM 部分进行虚地址的全相联查找以及一个 RAM 部分存储物理页号和页的保护位。龙芯 2E 的 TLB 有 64 项，采用全相联结构，每项可以映射一个奇页和一个偶页。龙芯 2E 的 TLB 的一个重要特点是它的页执行保护功能，它是通过在 TLB 的每一项增加一个执行保护位来实现的。该位可以由软件进行设置，表示相应的页是否可以被执行。硬件在取指过程中访问 TLB 时，除了做常规的权限检查外还进行可执行检查，如果取指时相应的页被置为不可执行，就会发生地址错例外。在操作系统中，只要利用上述方法对堆栈所在地址空间进行取指保护，就可以有效防范大多数利用缓冲区溢出技术进行的非法攻击。

龙芯 2E 的一级数据 Cache 有 64KB，为四路组相联结构，块大小为 32 字节，采用随机替换算法。该 Cache 采用虚地址 Index 以及物理地址 Tag 以进行并行的 Cache 和 TLB 查找。由于 Cache 的每一路包含 16K 字节（是最小虚页的 4 倍），虚地址 Index 的两位（13:12）可能与物理地址 Tag 的相应位不相等，操作系统需要通过页着色（Page Coloring）或增加页的大小（每页 16KB 以上）来解决虚地址 Index 引起的不一致问题。龙芯 2E Cache

的数据和标志部分都采用单端口 RAM。为了降低 Cache 访问冲突，龙芯 2E 把大小为 512*256 位的的每一路 Cache 分为四个 512*64 位的体，并允许对不同体的读和写同时进行以降低 Cache 访问冲突。在 Cache 失效时的回填操作 refill、地址运算后访问 Cache、以及存数操作提交后的写回三种操作访问 Cache 端口冲突时，refill 具有最高的优先级，存数操作的写回具有最低的优先级。

访存队列是龙芯 2E 存储子系统的核心部件。它记录最多 24 个未执行完的 load 或 store 操作。虽然 load 和 store 操作乱序进入队列，但在访存队列中按它们程序中出现的次序排列。访存队列允许 Cache 失效的访存操作后面的多个 Cache 失效或命中的访存操作继续进行。龙芯 2E 在 Cache 失效或访存相关时不重新进行访存，访存队列通过物理地址的全相联比较动态解决访存操作间的相关。取数操作进入队列时，通过地址比较按字节接收它前面的最近一个对同一地址的存数操作的值；存数操作进入队列时，通过地址比较按字节把所存的值传递给它后面对同一地址的取数操作，直到下一个对同一地址的存数操作。

一级 Cache 失效的取指或访存操作或被送入失效队列 (Miss Queue)。失效队列处于指令 Cache、数据 Cache、二级 Cache、DDR 内存控制器接口、以及 SysAD 系统总线接口之间。该队列接收一级 Cache 失效的取指或访存操作并访问二级 Cache，并把相应的访问结果通过回填总线送回一级 Cache；在二级 Cache 访问失效时访问下一级存储器或系统总线接口，并把相应的访问结果送回二级以及一级 Cache。龙芯 2E 的失效队列还支持失效写合并 (Store Fill Buffer) 优化，即可以把多个对同一 Cache 块的写请求合并在一起组成完整的 Cache 块，避免了没必要的存储器访问。

龙芯 2E 集成了片上二级 Cache，二级 Cache 的块大小为 32 字节，容量 512KB，采用四路组相联结构。龙芯 2E 的 512KB 二级 Cache 由 64 个 1024*64 位的 RAM 块组成，每次访问二级 Cache 时，只要打开相应 RAM 块的片选使能以降低功耗。

龙芯 2E 内部集成的内存控制器的设计遵守 DDR SDRAM 的行业标准 (JESD79C)，支持最大 4 个物理内存 bank (由 4 个 DDR SDRAM 片选信号实现)，一共含有 15 位的地址总线 13 位行列地址总线和 2 位逻辑 bank 总线)。龙芯 2E 内部集成的内存控制器实现了一种动态的 page 管理策略，针对一次访存操作，内存控制器对 Open Page 策略/Close Page 策略的选择是由硬件电路来实现的，无需软件设计人员来干预。

1.10 龙芯 2E 结构小结

龙芯 2E 是一款 64 位、四发射、乱序执行的 RISC 处理器，实现 MIPS III 指令集。该处理器采用先进的乱序执行技术 (如寄存器重命名、转移预测和动态调度) 和 Cache 技术 (如非阻塞 Cache、load 猜测、动态内存相关和写合并技术)，并集成片上二级 Cache 和 DDR 内存控制器，来提高流水线效率。

2 龙芯 2E 处理器指令集概述

每条CPU指令都是一条 32 位的指令字，这些指令都是字对齐的。指令集包含三种指令格式，如图 2-1所示，立即数指令（I-型），跳转指令（J-型）和寄存器指令（R-型）。使用简单几种指令格式可以简化指令译码，并且使得编译器根据这三种指令格式可以合成更多的复杂操作（使用频率较低）和访存模式。




图 2-1 CPU 指令格式

op	6 位操作码
rs	5 位用于确定源操作寄存器的域
rt	5 位用于确定目标（源/目的）操作寄存器或跳转条件的域
immediate	16 位立即数
target	26 位跳转目标地址
rd	5 位用于确定目的操作寄存器的域
sa	5 位移位数
funct	6 位功能域

指令集可以更进一步分为以下几组：

- **Load and Store** 访存指令在主存和通用寄存器之间移动数据。访存指令都是立即数指令（I-型），因为该指令模式所支持的唯一访存模式就是基址寄存器加上 16 位的对齐的偏移量。

- **Computational** 计算型指令完成寄存器值的算术，逻辑，移位，乘法和除法操作。计算型指令包含了寄存器指令格式（R-型，操作数和运算结果均保存在寄存器中）和立即数指令格式（I-型，其中一个操作数为一个 16 位的立即数）。龙芯 2E 微处理器还实现了自定义的乘法，除法和模操作指令，其方法是使用一个通用的目的寄存器来取代成

对出现的 hi 和 lo 寄存器。

- **Jump and Branch** 跳转和分支指令改变程序的控制流。绝对地址跳转被称为“jump（跳转）”（J-型或者 R-型），PC（指令计数器）相关的跳转指令被称为“branch（分支）”（I-型）。跳转指令的返回地址保存在第 31 号寄存器中。

- **Coprocessor** 协处理器指令完成协处理器内部的操作。协处理器的访存操作是 I-型指令。龙芯 2E 微处理器有两个协处理器：0 号协处理器（系统处理器）和 1 号协处理器（浮点协处理器）。

0 号协处理器（CP0）通过 CP0 的寄存器来管理内存和处理异常。这些指令列在表 3-9 中。

1 号协处理器（CP1）指令包括浮点指令，多媒体指令，和龙芯扩展的定点计算指令。这些指令都是在浮点寄存器上操作。第八章将会对这些指令进行总结，附录将会对每条指令进行详细的描述。

- **Special** 特殊指令完成系统调用和断点操作。这些指令通常是 R-型的。

- **Exception** 异常指令引起跳转，根据异常号比较结果跳转到通用异常处理向量。这些指令包括 R-型和 I-型指令格式。

表 2-1到表 2-9列出了除 1 号协处理器指令以外的所有指令。

表 2-1 CPU 指令集：访存指令

OpCode	Description	MIPS ISA
LB	取字节	I
LBU	取无符号字节	I
LH	取半字	I
LHU	取无符号半字	I
LW	取字	I
LWU	取无符号字	I
LWL	取字左部	I
LWR	取字右部	I
LD	取双字	III
LDL	取双字左部	III
LDR	取双字右部	III
LL	取标志处地址	I
LLD	取标志处双字地址	III
SB	存字节	I
SH	存半字	I
SW	存字	I
SWL	存字左部	I
SWR	存字右部	I
SD	存双字	III

OpCode	Description	MIPS ISA
SDL	存双字左部	III
SDR	存双字右部	III
SC	满足条件下存	I
SCD	满足条件下存双字	III
SYNC	同步	I

表 2-2 CPU 指令集：算术指令 (ALU 立即数)

OpCode	Description	MIPS ISA
ADDI	加立即数	I
DADDI	加双字立即数	III
ADDIU	加无符号立即数	I
DADDIU	加无符号双字立即数	III
SLTI	$d = ((\text{signed}) s < (\text{signed}) j) ? 1 : 0$ j 是立即数	I
SLTIU	$d = ((\text{unsigned}) s < (\text{unsigned}) j) ? 1 : 0$ j 是立即数	I
ANDI	与立即数	I
ORI	或立即数	I
XORI	异或立即数	I
LUI	$t = u \ll 16$ u 是立即数	I

表 2-3 CPU 指令集：算术指令(3 操作数, R-型)

OpCode	Description	MIPS ISA
ADD	加	I
DADD	双字加	III
ADDU	无符号加	I
DADDU	无符号双字加	III
SUB	减	I
DSUB	双字减	III
SUBU	无符号减	I
DSUBU	无符号双字减	III
SLT	$d = ((\text{signed}) s < (\text{signed}) t) ? 1 : 0$	I
SLTU	$d = ((\text{unsigned}) s < (\text{unsigned}) t) ? 1 : 0$	I
AND	与	I
OR	或	I
XOR	异或	I
NOR	或非	I

表 2-4 CPU 指令集：乘法和除法指令

OpCode	Description	MIPS ISA
MULT	乘	I
DMULT	双字乘	III
MULTU	无符号乘	I
DMULTU	无符号双字乘	III
DIV	除	I
DDIV	双字除	III
DIVU	无符号除	I
DDIVU	无符号双字除	III
MFHI	移整数乘法单元结果到通用目的寄存器	I
MTHI	移通用目的寄存器到整数乘法单元结果	I
MFLO	移整数除法单元结果到通用目的寄存器	I
MTLO	移通用目的寄存器到整数除法单元结果	I
MULTG	龙芯 2E 乘	GODSON2
DMULTG	龙芯 2E 双字乘	GODSON2
MULTUG	龙芯 2E 无符号乘	GODSON2
DMULTUG	龙芯 2E 无符号双字乘	GODSON2
DIVG	龙芯 2E 除	GODSON2
DDIVG	龙芯 2E 双字除	GODSON2
DIVUG	龙芯 2E 无符号除	GODSON2
DDIVUG	龙芯 2E 无符号双字除	GODSON2
MODG	龙芯 2E 求模	GODSON2
DMODG	龙芯 2E 双字求模	GODSON2
MODUG	龙芯 2E 无符号求模	GODSON2
DMODUG	龙芯 2E 无符号双字求模	GODSON2

表 2-5 CPU 指令集：跳转和分支指令

Opcode	Description	MIPS ISA
J	跳转	I
JAL	立即数调用子程序	I
JR	跳转到寄存器指向的指令	I
JALR	寄存器调用子程序	I
BEQ	相等则跳转	I
BNE	不等则跳转	I
BLEZ	小于等于 0 跳转	I
BGTZ	大于 0 跳转	I
BLTZ	小于 0 跳转	I
BGEZ	大于或等于 0 跳转	I
BLTZAL	小于 0 调用子程序	I
BGEZAL	大于或等于 0 调用子程序	I

Opcode	Description	MIPS ISA
BEQL	相等则 Likely 跳转	II
BNEL	不等则 Likely 跳转	II
BLEZL	小于或等于 0 则 Likely 跳转	II
BGTZL	大于 0 则 Likely 跳转	II
BLTZL	小于 0 则 Likely 跳转	II
BGEZL	大于或等于 0 则 Likely 跳转	II
BLTZALL	小于 0 则 Likely 调用子程序	II
BGEZALL	大于或等于 0 则 Likely 调用子程序	II

表 2-6 CPU 指令集：移位指令

OpCode	Description	MIPS ISA
SLL	逻辑左移	I
SRL	逻辑右移	I
SRA	算术右移	I
SLLV	可变的逻辑左移	I
SRLV	可变的逻辑右移	I
SRAV	可变的算术右移	I
DSLL	双字逻辑左移	III
DSRL	双字逻辑右移	III
DSRA	双字算术右移	III
DSLLV	可变的的双字逻辑左移	III
DSRLV	可变的的双字逻辑右移	III
DSLL32	$d=(\text{long long}) s \ll (\text{shift}+32)$ $0 \leq \text{shift} < 31$	III
DSRL32	$d=(\text{long long unsigned}) s \gg (\text{shift}\%32)$ $0 \leq \text{shift} < 31$	III
DSRA32	$d=(\text{long long signed}) s \gg (\text{shift}\%32+32)$ $0 \leq \text{shift} < 31$	III

表 2-7 CPU 指令集：特殊指令

OpCode	Description	MIPS ISA
SYSCALL	系统调用	I
BREAK	断点	I

表 2-8 CPU 指令集：异常指令

OpCode	Description	MIPS ISA
TGE	大于或等于陷入	II
TGEU	无符号数大于或等于陷入	II
TLT	小于陷入	II
TLTU	无符号数小于陷入	II
TEQ	等于陷入	II
TNE	不等陷入	II
TGEI	大于或等于立即数陷入	II
TGEIU	大于或等于无符号立即数陷入	II
TLTI	小于立即数陷入	II
TLTIU	小于无符号立即数陷入	II
TEQI	等于立即数陷入	II
TNEI	不等于立即数陷入	II

表 2-9 CPU 指令集：CP0 指令

OpCode	Description	MIPS ISA
DMFC0	从 CP0 寄存器取双字	III
DMTC0	往 CP0 寄存器写双字	III
MFC0	从 CP0 寄存器取	I
MTC0	往 CP0 寄存器写	I
TLBR	读 TLB 索引项	III
TLBWI	写 TLB 索引项	III
TLBWR	写 Random 寄存器的 TLB 项	III
TLBP	在 TLB 中搜索虚拟页号	III
CACHE	Cache 操作	III
ERET	异常返回	III

3 内存管理

龙芯 2E 处理器提供了一个功能完备的内存管理单元（MMU），它利用片上的 TLB 实现虚拟地址到物理地址的转换。

本章节描述了处理器的虚拟地址和物理地址空间，虚拟地址到物理地址的转换，TLB 在实现这些转换时的操作，高速缓存 cache，以及为 TLB 提供软件接口的协处理器（CP0）寄存器。

3.1 快速查找表 TLB

把虚拟地址映射成物理地址是由 TLB 来实现的。第一级的 TLB 是 JTLB，也是数据 TLB，另外，龙芯 2E 处理器包含独立的指令 TLB 以缓解对 JTLB 的争夺。

3.1.1 JTLB

为了能够快速地进行虚拟地址到物理地址地映射，龙芯 2E 处理器采用了较大的，全相联映射机制的 TLB，JTLB 用于指令和数据的地址映射，用它们的名字进行索引。

JTLB 按奇/偶表项成对组织，把虚拟地址空间和地址空间标识符映射到 1T 的物理地址空间。在默认的情况下，JTLB 有 64 对奇/偶表项，允许 128 页进行映射。

有两个机制分别用来协助控制映射空间的大小和内存不同区域的替换策略。

第一，页的大小可以是 4KB 到 16MB，但必须是 4 的倍数，CP0 寄存器——PageMask，用于记录映射的页的大小，并且这个记录在写一个新的表项的同时载入 TLB 中。因此操作系统可以支持不同大小的页表项以适用于不同的目的，然而在同一运行的时刻只能是固定大小的页。龙芯 2E 处理器在将来可以在同一运行的时刻支持不同大小的页。从而操作系统就可以产生特定目的的映射；例如，frame buffer 就可以只用一个表项来进行内存映射。

第二，龙芯 2E 处理器在 TLB 缺失的时候采用随机替换的策略来选择要被替换的 TLB 表项。

也有不经过 TLB 的虚拟地址转换，比如 kseg0 和 kseg1 就是不进行页面映射的，其中的物理地址是由虚拟地址减去一个基址得到的。在一个新的映射中操作系统会把一定数量的页面驻留在 TLB 中，而不致于被随机替换出去，这种机制有利于使操作系统提高性能，避免死锁。这种机制也使实时系统比较方便地为某一关键软件提供特定入口。

对每个页来说，JTLB 也要保证 cache 一致性协议，每个页都有特定地属性位去判断一致性：不经过缓存，不一致地写回，或者是 uncache accelerated。

3.1.2 指令 TLB

龙芯 2E 处理器的指令 TLB（ITLB）有 16 个表项，它最小化了 JTLB 的容量，并通过一个大的相联阵列缩短了映射时的时间关键路径，降低了功率。每个 ITLB 表项只能映射一页，页面大小由 PageMask 寄存器来指定。ITLB 指令地址的映射和数据地址的映射能并行执行，从而提高了性能。当 ITLB 中的表项失效时，从 JTLB 中查找相应的表项，

随机选择一个 ITLB 表项进行替换，ITLB 的操作对用户是完全透明的。

3.1.3 命中和失效

如果虚拟地址与 TLB 中某个表项的虚拟地址一致（即 TLB 命中），则物理页面号就从 TLB 中取出，并和偏移连接组成物理地址。

如果虚拟地址与 TLB 中任何表项的虚拟地址都不一致（即 TLB 失效），则 CPU 产生一个异常，并由软件根据内存中存放的页表重新填写 TLB。软件既可以重写一个指定的 TLB 表项，也可以使用硬件提供的机制重写任意一个 TLB 表项。

3.1.4 多重一致

龙芯 2E 处理器对 TLB 中虚地址不只与一个表项的虚地址一致的情况，没有提供任何探测和禁用机制，不像早期的 MIPS 处理器设计，多重一致并不会物理地破坏 TLB。因此多重一致的探测机制是不必要的。多重一致的情况没有被定义，因此软件要控制不要让多重一致的情况发生。

3.2 处理器模式

龙芯 2E 处理器有 3 种工作模式，但是与其它 MIPS 处理器不同，龙芯 2E 处理器只支持一种地址模式，一种指令集模式和一种尾端模式。

3.2.1 处理器工作模式

以下三种模式的处理器优先级依次降低：

内核模式（最高的系统优先级）：在这种模式下处理器可以访问和改变任何寄存器，操作系统最内层的内核运行在内核模式；

管理模式：处理器的优先级降低，操作系统的一些不太关键的部分运行在该模式；

用户模式（最低的系统优先级）：该模式下使不同的用户间不致互相干扰。

三种模式的切换是由操作系统（在内核模式）置位状态寄存器 KSU 的相应位来实现的。当出现一个错误（ERL 位置位）或出现一个例外（EXL 位置位）时，处理器被强制切换到内核模式。表 3-1 列出了三种模式切换时 KSU, EXL, ERL 的置位情况，空的表项可以不必关心。

表 3-1 处理器的工作模式

KSU	ERL	EXL	描述
4:3	2	1	
10	0	0	用户模式
01	0	0	管理模式
00	0	0	内核模式
	0	1	例外级别
	1		错误级别

3.2.2 地址模式

龙芯 2E 处理器只支持 64 位的虚拟地址模式，但它可兼容 32 位的地址模式。

3.2.3 指令集模式

龙芯 2E 处理器实现了完备的 MIPS III 指令集，另外还增加了一些 MIPS IV 指令集的指令，像 paired single、条件转移和乘加指令。

3.2.4 尾端模式

龙芯 2E 处理器只工作在小尾端模式。

3.3 地址空间

本节叙述的是虚拟地址空间，物理地址空间，和经过 TLB 进行虚实地址转换的方法。

3.3.1 虚拟地址空间

龙芯 2E 处理器有三个虚拟的地址空间：用户地址空间、管理地址空间和内核地址空间，每个空间都是 64 位的，并且包含一些不连续的地址空间段，最大的段为 1T(2^{40})字节。

3.3.4 节到 3.3.6 节分别描述了这三种地址空间。

3.3.2 物理地址空间

通过使用 40 位地址，处理器的物理地址空间大小为 1T 字节。以下小节将详述虚实地址转换的方法。

3.3.3 虚实地址转换




图 3-1 虚实地址转换概览

- (1) 用虚页号 (VPN) 表示的虚拟地址 (VA) 与 TLB 中的 tag 作比较;
- (2) 如果有一致的情况, 则表示物理地址 (PA) 高位的页框号 (PFN) 从 TLB 中输出;
- (3) 偏移量 Offset 不经过 TLB, 而是和 PFN 合并形成物理地址。

进行虚实地址转换时, 首先比较处理器给出的虚拟地址和 TLB 中存放的虚拟地址。当虚页号 (VPN) 等于某个 TLB 表项的 VPN 域, 并且如果下面两种情况中的任何一种成立:

- TLB表项的Global位为 1
- 两个虚拟地址的ASID域一样。

TLB 就命中了。如果不满足以上条件, 那么 CPU 会产生 TLB 失效异常, 以使软件能够根据内存中存放的页表重新填写 TLB。

如果 TLB 命中了, 则物理页号将从 TLB 中取出, 并与页内偏移量 Offset 合并, 形成物理地址。页内偏移量 Offset 在虚实地址转换的过程中不经过 TLB。

图 3-1所示为虚实地址转换, 虚拟地址被一个 8 位的地址空间标识符 (ASID) 扩展了, 该措施降低了上下文切换时进行TLB刷新的频率。ASID存放在CP0 EntryHi寄存器种。Global位 (G) 在相应的TLB表项中。




图 3-2 64 位模式虚拟地址转换

图 3-2显示了 64 位模式的虚实地址转换过程, 这个图显示了最大页面 16KB和最小页面 4KB的情况。

图的上半部分显示了页面大小为 4K 字节的情况, 页内偏移量 offset 占用虚拟地址中的 12 位, 虚拟地址中剩下的 28 位为虚页号 VPN, 用于索引 4G 个页表表项;

图的下半部分显示了页面大小为 16M 字节的情况, 页内偏移量 offset 占用虚拟地址

中的 24 位，虚拟地址中剩下的 16 位为虚页号 VPN，用于索引 64K 个页表表项。

3.3.4 用户地址空间

在用户模式下，只有一个称为用户段（User segment）的单独、统一的虚拟地址空间，其大小为 1T (2^{40}) 字节，名字为 xuseg。

图 3-3 显示了用户虚拟地址空间可以在用户模式、管理模式、内核模式下访问。

用户段从地址 0 处开始。当前活动的用户进程驻留在 xuseg 段中，TLB 将所有地址都映射到 xuseg 段中，并控制是否可以访问 cache⁽⁺⁾。




图 3-3 用户模式下用户虚拟地址空间概况

所有可用的用户模式下虚拟地址的第 63 位到第 40 位必须都为 0，访问任何一个第 63 位到第 40 位不全为 0 的地址都将导致地址错误异常，在 xuseg 地址段的 TLB 缺失使用 XTLB 重填向量。龙芯 2E 处理器的 XTLB 重填向量与 32 位模式下 TLB 的重填向量有同样的表项。

3.3.5 管理地址空间

管理模式是为分层结构的操作系统设计的。在分层结构的操作系统中，真正的内核运行在 Godson 内核模式下，操作系统的其余部分运行在管理模式下。管理地址模式提供了管理模式下程序访问的代码和数据空间。管理空间上的 TLB 缺失由 XTLB 重填处理器来处理。

管理模式和内核模式都可访问管理地址空间。

当处理器的 Status 寄存器的值同时满足三个条件——KSU=01 2、EXL=0、ERL=0——时，处理器工作在管理模式下。图 3-4 显示了管理模式下的用户和管理地址空间概况。

64 位管理模式，用户地址空间 (xsuseg)

在管理模式下，当访问用户地址空间并且 64 位地址的最高两位（第 63 和第 62 位）为 00 时，程序使用一个名字为 xsuseg 的虚拟地址空间，xsuseg 覆盖了当前用户地址空间的全部 2^{40} (1T) 字节。此时虚拟地址被扩展，加上 8 位的 ASID 域，形成一个系统中唯一的虚拟地址。此地址空间从 0x0000 0000 0000 0000 开始，到 0x0000 00FF FFFF FFFF 结束。

64 位管理模式，当前管理地址空间 (xsseg)

在管理模式下，当 64 位地址的最高两位（第 63 和第 62 位）为 01 时，程序使用一

个名字为 `xsseg` 的当前管理虚拟地址空间。此时虚拟地址被扩展，加上 8 位的 `ASID` 域，形成一个系统中唯一的虚拟地址。此地址空间从 `0x4000 0000 0000 0000` 开始，到 `0x4000 00FF FFFF FFFF` 结束。

64 位管理模式，分隔管理地址空间 (`csseg`)

在管理模式下，当 64 位地址的最高两位（第 63 和第 62 位）为 11 时，程序使用一个名字为 `csseg` 的分隔管理虚拟地址空间。在 `csseg` 中的寻址与 32 位模式下在 `sseg` 中的寻址是兼容的。此时虚拟地址被扩展，加上 8 位的 `ASID` 域，形成一个系统中唯一的虚拟地址。此地址空间从 `0xFFFF FFFF C000 0000` 开始，到 `0xFFFF FFFF DFFF FFFF` 结束。




图 3-4 管理模式下用户空间和管理空间

3.3.6 内核地址空间

当处理器的 `Status` 寄存器的值满足三个条件之一——`KSU=00 2`、`EXL=1`、`ERL=1`——时，处理器工作在内核模式下。

每当处理器检测到一个例外时便进入内核模式，直到执行例外返回 (`ERET`) 指令或 `EXL` 位清除时才返回。`ERET` 指令将处理器恢复到例外发生前所在的模式。

根据虚拟地址高位的不同，内核模式虚拟地址空间被分为不同的区域，如图 3-5 所示。

64 位内核模式，用户地址空间 (`xkuseg`)

在内核模式下，当访问用户空间并且 64 位虚拟地址的最高两位为 00 时，程序使用一个名字为 `xkuseg` 的虚拟地址空间，`xkuseg` 覆盖了当前用户地址空间。此时虚拟地址被扩展，加上 8 位的 `ASID` 域，形成一个系统中唯一的虚拟地址。

64 位内核模式，当前管理地址空间（xksseg）

在内核模式下，当访问管理空间并且 64 位地址的最高两位为 01 时，程序使用一个名字为 xksseg 的虚拟地址空间，xksseg 是当前管理虚拟地址空间。此时虚拟地址被扩展，加上 8 位的 ASID 域，形成一个系统中唯一的虚拟地址。

64 位内核模式，物理地址空间（xkphys）

在内核模式下，当 64 位地址的最高两位为 10 时，程序使用一个名字为 xkphys 的虚拟地址空间，xkphys 是八个 2^{40} 字节的内核物理地址空间的集合。访问任何地址第 58 到第 40 位不为 0 的存储单元都将引起地址错误。对 xkphys 的访问不经过 TLB 进行地址变换，而是将虚拟地址的第 39 到第 0 位作为物理地址。虚拟地址的第 61 到第 59 位控制是否进行高速缓存和高缓一致性，如表 3-2 所示。

64 位内核模式，内核地址空间（xkseg）

在内核模式下，当 64 位地址的最高两位为 11 时，程序使用以下两个地址空间之一：

- 内核虚拟地址空间 xkseg，此时虚拟地址被扩展，加上 8 位的 ASID 域，形成一个系统中唯一的虚拟地址；
- 四个 32 位内核兼容地址空间，下一小节详述。

64 位内核模式，兼容地址空间（ckseg1:0, cksseg, ckseg3）

在内核模式下，Status 寄存器的 KX 位为 1，64 位地址的最高两位为 11，并且虚拟地址的第 61 到第 31 位等于 -1 时，程序使用的以下四个 512M 字节地址空间中的一个，具体哪一个根据第 30、29 位决定：

- ckseg0：该 64 位虚拟地址空间不经过 TLB，与 32 位模式下的 kseg0 兼容。Config 寄存器的 K0 域控制是否进行高速缓存和高缓一致性，
- ckseg1：该 64 位虚拟地址空间不经过 TLB 也不经过高速缓存，与 32 位模式下的 kseg1 兼容。
- cksseg：该 64 位虚拟地址空间为当前管理虚拟地址空间，与 32 位模式下的 ksseg 兼容。
- ckseg3：该 64 位虚拟地址空间为内核虚拟地址空间，与 32 位模式下的 kseg3 兼容。

0xFFFF FFFF FFFF FFFF	0.5GB Mapped	ckseg3
0xFFFF FFFF E000 0000	0.5GB Mapped	cksseg
0xFFFF FFFF C000 0000	0.5GB Unmapped Cached	ckseg1
0xFFFF FFFF A000 0000	0.5GB Unmapped Cached	ckseg0
0xFFFF FFFF 8000 0000	Address Error	
0xC000 00FF 8000 0000	Mapped	xkseg
0xC000 0000 0000 0000	Unmapped	xkphys
0x8000 0000 0000 0000	Address Error	
0x4000 0100 0000 0000	1TB Mapped	xksseg
0x4000 0000 0000 0000	Address Error	
0x0000 0100 0000 0000	1TB Mapped	xkuseg
0x0000 0000 0000 0000		

图 3-5 内核模式下的用户、管理、内核地址空间概况

3.4 系统控制协处理器

系统控制协处理器(CP0)负责支持存储管理, 虚实地址转换, 例外处理, 以及一些特权操作。龙芯 2E 处理器有一个 64 项的 TLB 和 27 个寄存器, 每个寄存器都有唯一的标识符来标识寄存器号。下面的章节将给出与内存管理相关的寄存器的概述。

3.4.1 TLB 表项的格式

图 3-6表示TLB表项的格式, 项中的每个域在EntryHi, EntryLo0, EntryLo1, PageMask

寄存器中都有相应的域。

EntryHi, EntryLo0, EntryLo1, 以及PageMask寄存器和TLB项的格式类似。唯一的不同就是TLB项有一个Global域 (G位), EntryHi寄存器中没有, 而作为保留域出现。图 3-7、图 3-8和图 3-9分别表示了图 3-6 TLB项的各个域。






图 3-6 TLB 表项的格式




Mask..... Page comparison mask.
 0..... Reserved. Must be written as zeroes, and returns zeroes when read.

图 3-7 PageMask 寄存器格式



VPN2 ... Virtual page number divided by two (maps to two pages).
 ASID Address space ID field. An 8-bit field that lets multiple processes share the TLB; each process has a distinct mapping of otherwise identical virtual page numbers.
 R..... Region. (00 → user, 01 → supervisor, 11 → kernel) used to match vAddr_{63...62}
 Fill..... Reserved. zero on read; ignored on write.
 0..... Reserved. Must be written as zeroes, and returns zeroes when read.

图 3-8 EntryHi 寄存器格式



PFN Page frame number; the upper bits of the physical address.

C Specifies the TLB page coherency attribute; see Table 18.

D Dirty. If this bit is set, the page is marked as dirty and, therefore, writable. This bit is actually a write-protect bit that software can use to prevent alteration of data.

V Valid. If this bit is set, it indicates that the TLB entry is valid; otherwise, a TLBL or TLBS miss occurs.

G Global. If this bit is set in both Lo0 and Lo1, then the processor ignores the ASID during TLB lookup.

0 Reserved. Must be written as zeroes, and returns zeroes when read.

图 3-9 EntryLo0 和 EntryLo1 寄存器格式

TLB页一致性属性位（C）指定访问该项对应的物理页时是否需要通过CACHE，假如通过CACHE，访问的算法就在通过CACHE几个一致性的属性中选择。表 3-2表示C位对应的一致性属性。

表 3-2 TLB 页的 C 位的值

C(5:3) Value	Page Coherency Attribute
0	Reserved
1	Reserved
2	Uncached
3	Cacheable noncoherent (Writeback)
4	Reserved
5	Reserved
6	Reserved
7	Uncached Accelerated

3.4.2 CP0 寄存器

表 3-3列出了与内存管理相关的CP0 寄存器，第 5 章对CP0 寄存器进行了完备的描述。

表 3-3 内存管理相关的 CP0 寄存器

寄存器号	寄存器名
0	Index
1	Random
2	EntryLo0
3	EntryLo1
5	PageMask

寄存器号	寄存器名
6	Wired
10	EntryHi
15	PrID
16	Config
17	LLAdr
28	TagLo
29	TagHi

3.4.3 虚拟地址到物理地址的转换过程

在虚地址到物理地址转换时，CPU 用虚地址的 8 位的 ASID（如果全局位 G，没有设置）和 TLB 项的 ASID 比较，看是否匹配。如果 TLB 项匹配，从匹配的 TLB 项中取出物理地址和访问控制位（C，D 和 V）。当做有效的地址转换的时候，这一项的 V 位必须设置，但是在做 TLB 项的匹配的时候是无关的。

图 3-10 图示了 TLB 地址转换过程。




图 3-10 TLB 地址转换

3.4.4 TLB 失效

如果没有任何一TLB项匹配虚地址，引发一个TLB不命中例外。如果访问控制位(D和V)指示访问不是合法的，引发一个TLB修改或者TLB无效例外。如果C位等于 010₂，被检索到的物理地址，旁路过缓存，直接访问内存。

3.4.5 TLB 指令

表 3-4列出了所有的CPU所提供的用于和TLB操作有关的指令。

表 3-4 TLB 指令

操作码	指令描述
TLBP	Translation Lookaside Buffer Probe
TLBR	Translation Lookaside Buffer Read
TLBWI	Translation Lookaside Buffer Write Index
TLBWR	Translation Lookaside Buffer Write Random

3.4.6 代码例子

第一个例子是如何配置 TLB 表项来映射一对 4KB 的页面实时系统的内核大多都这么做，这种简单的内核 MMU 只用于进行内存保护，所以静态映射就足够了，在所有静态映射的系统中所有 TLB 例外都被作为是错误条件（不可访问）。

```
mtc0 r0,C0_WIRED # make all entries available to random replacement
li r2, (vpn2<<13)|(asid & 0xff);
mtc0 r2, C0_ENHI # set the virtual address
li r2, (epfn<<6)|(coherency<<3)|(Dirty<<2)|Valid<<1|Global)
mtc0 r2, C0_ENLO0 # set the physical address for the even page
li r2, (opfn<<6)|(coherency<<3)|(Dirty<<2)|Valid<<1|Global)
mtc0 r2, C0_ENLO1 # set the physical address for the odd page
li r2, 0 # set the page size to 4KB
mtc0 r2,C0_PAGEMASK
li r2, index_of_some_entry # needed for tlbwi only
mtc0 r2, C0_INDEX # needed for tlbwi only
tlbwr # or tlbwi
```

一个完备的虚拟存储操作系统（如 UNIX），用 MMU 进行内存保护，并进行主存和大容量存储设备的换页。这个机制使程序可以访问更大的存储设备而不仅仅局限于系统物理分配的空间。这个依赖于需求的换页机制需要动态页面映射。动态映射通过一系列不同类型的 MMU 例外实施，TLB 重填是这种系统中最常见的例外。下面是一个可能的 TLB 重填例外控制。

```
refill_exception:
mfc0 k0,C0_CONTEXT
sra k0,k0,1 # index into the page table
```

```
lw k1,0(k0) # read page table
lw k0,4(k0)
sll k1,k1,6
srl k1,k1,6
mtc0 k1,C0_TLBLO0
sll k0,k0,6
srl k0,k0,6
mtc0 k0,C0_TLBLO1
tlbwr # write a random entry
eret
```

这个例外控制处理非常简单，因为它的经常执行会影响系统性能，这就是 TLB 重填例外分配它自身例外向量的原因。这段代码假设需要的映射在主存储器的页表中已经建立起来了。如果没有建立起来，那么在 ERET 指令后将发生 TLB 失效例外。TLB 失效例外很少出现，因为它必须计算期望的映射，以及辅助存储器中页表读取的比例。在只读页面和进程清楚代码而换页时 TLB 例外会经常发生。为了保护不同的进程和用户不受其它的干扰，虚拟存储操作系统通常会在用户模式执行用户程序。下面的例子表示如何从内核模式进入用户模式。

```
mtc0 r10, C0_EPC # assume r10 holds desired usermode address
mfc0 r1, C0_SR # get current value of Status register
and r1,r1, ~(SR_KSU || SR_ERL) # clear KSU and ERL field
or r1, r1, (KSU_USERMODE || SR_EXL) # set usermode and EXL bit
mtc0 r1, C0_SR
eret # jump to user mode
```


4 Cache的组织和操作

龙芯 2E 使用了三个独立的 Cache:

一级指令 Cache: 64KB 的容量, 采用四路组相联的结构

一级数据 Cache: 64KB 的容量, 采用四路组相联的结构

二级混合 Cache: 片上 Cache, 512KB 的容量, 采用四路组相联的结构, 使用的是写回法。

4.1 Cache 概述

访问一次一级 Cache 需要 4 个时钟周期。每个一级 Cache 都有它们自己的数据通路, 从而可以同时访问两个 Cache。其中, 指令 Cache 的读通路是 128 位, 回填通路是 64 位; 而数据 Cache 的读写和回填数据通路都是 64 位。

二级 Cache 使用的是 256 位的数据通路, 它只有在一级 Cache 失效时才被访问。二级 Cache 和一级 Cache 不能同时访问, 当一级 Cache 失效时, 访问二级 Cache 会有 11 个周期的失效代价。二级 Cache 以每个时钟周期 64 位数据的速度对一级 Cache 进行回填。

一级 Cache 采用虚地址索引和物理地址标志, 而二级 Cache 的索引和标志采用的都是物理地址。但是虚地址索引可能会引起不一致问题, 现在的龙芯 2E 只能使用操作系统来解决, 不过将来, 我们可以使用硬件来解决它。

多级 Cache 的结构给一级 Cache 的刷新操作带来一些新的问题。没有使用二级 Cache 时, 一级 Cache 的刷新只需考虑把数据更新到主存就可以了。然而增加了二级 Cache 后, 要先把数据更新到二级 Cache 中, 然后必须刷新二级 Cache, 再把数据更新到主存中。由于一级 Cache 和二级 Cache 保持包含关系, 也可以只执行刷新二级 Cache 的指令, 完成将二级 Cache 包含的一级 Cache 块从一级 Cache 更新到二级 Cache, 再将二级 Cache 更新到主存的操作。

4.1.1 非阻塞 Caches

龙芯 2E 实现了非阻塞 Caches 技术。非阻塞 Caches 是通过允许 Cache 失效访存操作后面的多个 Cache 失效或命中的访存操作继续进行, 来提高系统的整体性能。

在一个阻塞 Cache 的设计中, 当发生某个 Cache 失效时, 处理器将暂停, 直至失效恢复。这时, 处理器开始一个存储周期, 取出被请求的数据, 将其填入 Cache 中, 然后再恢复执行。这个操作过程会占用较长的时钟周期, 具体多少取决于存储器系统的设计。

然而在非阻塞 Cache 设计中, 缓存并不会在某个失效上暂停。龙芯 2E 支持多重失效下的命中, 它最多可以支持 24 次 Cache 失效, 这与 CP0 队列大小有关。

当一级 Cache 失效时, 处理器会检查二级 Cache, 看所需数据是否在其中, 若二级 Cache 仍然失效, 则需要访问主存储器。

龙芯 2E 中的非阻塞 Caches 结构能更有效的使用循环展开和软件流水。为了尽可能最大的发挥 Cache 的优势, 则在使用数据的指令前, 尽可能早的执行相应的 load 操作。

针对那些需要顺序存取的 I/O 的系统,龙芯 2E 的默认设置就是使那些不可装入 Cache 的采用阻塞式。

4.1.2 替换策略

一级 Cache 和二级 Cache 均采用随机替换算法。

4.1.3 Cache 的参数

表 4-1 给出了三个 Cache 的一些参数

表 4-1 Cache 参数

参数	指令 Cache	数据 Cache	二级 Cache
Cache 大小	64KB	64KB	512KB
相联度	4 路组相联	4 路组相联	4 路组相联
替换策略	随机法	随机法	随机法
块大小(line size)	32 字节	32 字节	32 字节
索引(Index)	vAddr13..0	vAddr13..0	pAddr16..0
标志(Tag)	pAddr39..12	pAddr39..12	pAddr39..17
写策略	n.a.	写回法	写回法
读策略	n.a.	非阻塞(24 个同时)	非阻塞 (8 个同时)
读顺序	关键字优先	关键字优先	关键字优先
写顺序	顺序式	顺序式	顺序式

4.2 一级指令 Cache

一级指令 Cache 大小是 64KB,采用的是四路组相联结构。Cache 块大小(通常也被称作 Cache 行)为 32 字节,可以存放 8 条指令。由于龙芯 2E 采用的 128 位的读通路,所以每个时钟周期可以取两条指令送到超标量调度单元。

4.2.1 指令 Cache 的组织

图 4-1给出了一级指令Cache的组织结构。该Cache采用四路组相联的映射方式,其中每组包括 512 个索引项。根据索引(Index)选择相应的标志(Tag)和数据(Data)。从Cache读出 Tag后,它被用来和虚地址中的被转换的部分进行比较,从而确定包含正确数据的组。

当一级指令Cache被索引时,四个组都会返回它们相应的Cache行,Cache行大小为 32 字节,Cache行采用了 28 位作为标志和 1 位作为有效位。图 4-2描述了指令Cache行格式。




图 4-1 指令 Cache 的组织




图 4-2 指令 Cache 行的格式

4.2.2 指令 Cache 的访问

龙芯 2E采用了虚地址索引和物理地址标志的四路组相联结构。图 4-3给出了访问一次指令Cache时，虚地址如何被分解。




图 4-3 指令Cache的访问

如图 4-3所示，地址的低 14 位被用作指令Cache的索引。其中 13:5 位用于索引 512 个项。其中每个项中又包含四个 64 位的双字，使用 4:3 位在这四个双字中进行选择。标志域通过 39:12 位来获得。

当对 Cache 索引时，从 Cache 中取出四个块中的 Data 和相应的物理地址 Tags，同时，高位地址也通过指令 TLB(Instruction translation look-aside buffer, ITLB)进行转换，将转换后的地址与取出的四个组中的 Tags 进行比较，若存在一个 Tag 与其匹配，则使用该组中的数据。这就被称为一次“一级 Cache 命中(Hit)”。若四组的 Tag 都不与其匹配，那么中止操作，并开始访问二级 Cache。这就被称为“一级 Cache 失效(miss)”。

4.3 一级数据 Cache

数据 Cache 的容量为 64KB，采用的是四路组相联的结构。Cache 块大小为 32 字节，即可以存放 8 个字。数据 Cache 的读写数据通路都是 64 位，采用的写策略是写回法。

数据 Cache 使用的是虚地址索引，物理地址标志。操作系统可以解决可能由虚地址引起的一致性问题。数据 Cache 是非阻塞的，也就意味着，数据 Cache 中的一次失效不会引起流水线的停顿。

通常采用的写策略是写回法，也就是一个写数据到 Cache 的操作不会引起二级 Cache 和主存的更新。写回策略减少了总线的通信量，从而提高了系统的全局性能。只有在数据 Cache 行被替换出去时，数据才会被写到低速存储器中。

4.3.1 数据 Cache 的组织

图 4-4给出了数据Cache的组织结构。这是一个四路组相联的Cache，其中含有 512 个索引项。当对缓存索引时，同时访问四个组中的Tag和Data。然后将四个组中的Tag与转换后的虚地址部分进行比较，从而确定命中哪一个数据行。




图 4-4 数据缓存的组织结构

当索引数据Cache时，如图 4-5所示，四个组中都会返回它们各自相应的Cache行。Cache块大小为 32 字节，Cache行使用了 28 位作为物理标志地址 1 位脏位和 2 位状态位。图 4-5给出了一个数据Cache行的格式。




图 4-5 数据 Cache 行格式

4.3.2 数据 Cache 的访问

龙芯 2E采用的是四路组相联的数据Cache，它们是虚地址索引物理地址标志。图 4-6

给出了访问一次数据Cache时，虚地址转换的过程。




图 4-6 数据 Cache 的访问

如图 4-6所示，地址的低 14 位用作对数据Cache的索引。其中 13:5 位用作索引 128 个项，其中每个项又包括 4 个 64 位的双字。使用 4:3 位对四个双字进行选择。2:0 位用作选择一个双字的八个字节中的某一个字节。Cache行的Tag是通过 13:5 位地址来获得。

4.3.3 数据 Cache 失效的处理

数据 Cache 访问失效的取数指令，访问二级 Cache。如果二级 Cache 命中，则将从二级 Cache 取回的 Cache 块送回一级 Cache。如果二级 Cache 失效，则访问内存，用从内存取回的值填充二级 Cache 和一级 Cache。

数据 Cache 访问失效存数指令的处理采用了 STORE FILL BUFFER 优化策略。访存队列 CP0 中提交后的 Cache 失效的存数操作不再堵在访存队列中等待 Cache 块的填充。如果 Cache 不命中，在该存数操作提交后把相应的写操作送到访存失效队列后立即退出 CP0 队列以防止 CP0 队列堵塞。失效的存数指令项访问二级 Cache，如果二级 Cache 命中，则把存数操作和从二级 Cache 取回的 Cache 块进行合并送回一级 Cache。如果二级 Cache 访问不命中，则在访存失效队列中等待收集为全修改 Cache 块。如果收集为全修改 Cache 块，直接填充数据 Cache。存数指令项不再等待收集为全修改 Cache 块访问内存的时机是取数指令访问对应 Cache 块、访存失效队列满或处理器执行同步指令、Cache 指令等需要清空访存失效队列。并把存数操作和从内存取回的值进行合并送回一级 Cache。该方法实现了 Store Fill Buffer 的功能，而且不需要设计独立的存数指令收集缓冲区，避免了增加额外的硬件开销，又避免了存数指令收集缓冲区与访存失效队列互相查询以保证数据一致性的开销。通过 Store Fill Buffer 优化有效地提高了处理器的带宽利用率。

4.4 二级 Cache

龙芯 2E 采用的是一个片上，四路组相联，采用写回法的二级 Cache。它的容量大小为 512MB，块大小为 32 字节。

4.4.1 二级 Cache 的组织

二级 Cache 是混合缓存，其中既包括指令也包括数据，采用的是四路组相联结构。龙芯 2E 的二级 Cache 容量为 512KB。

Cache 中索引项都包括四个 64 位的双字。当索引 Cache 时，同时访问四组的 Data 和 Tag。将取出的 Tag 分别和访问物理地址的 Tag 部分进行比较，来确定数据是否还驻留在 Cache 中。

当索引二级 Cache 时，每个项都包括一个单独的 Cache 行，每个 Cache 行包含一个 32 字节的数据，23 位的物理地址标志和 2 位状态位。

4.4.2 二级 Cache 的访问

只有在一级 Cache 失效的情况下，才可以访问二级 Cache。二级 Cache 采用的是物理地址索引物理地址标志。图 4-7 给出了二级 Cache 访问的过程。




图 4-7 二级 Cache 的访问

如图 4-7 示，低位地址用来索引二级 Cache。四个组中都会返回它们各自相应的 Cache 行。16:5 位被用作二级 Cache 的索引。每个被索引项都含有 4 个 64 位的双字数据。使用 4:3 位在 4 个双字中进行选择。2:0 位用于选择一个双字中的某 8 个字节。Cache 行的 Tag 是通过 16:5 位地址来获得。

4.5 Cache 一致性

由于系统中存在不止一个主设备，所以需要在整个系统中使用一种机制来保证数据的一致性。这种机制被称为 Cache 一致性协议。龙芯 2E 没有提供用硬件来解决 Cache 一致性的问题，只能使用软件的方法来解决。

4.5.1 Cache 一致性特征

为了保证整个系统的数据一致性，必须确定 Cache 一致性的特征。利用 TLB 中的某几位，可以保证在页的基础上的数据一致性。特别的，如表 4-2 所示，TLB 的每个项中通过使用 3 位来描述一致性的特征。

非阻塞一致性描述的是一种弱顺序存储模型，这种模型允许以下的执行行为：

- 在一个处理器 Load 操作还没有完成前，处理器不必停止其他工作。并发的处理器 Load 或 Store 操作在第一个操作完成之前是可以开始的。
- 存储器事务处理可以不按照程序的顺序，发生在 pin 外部总线上。可以通过使用 SYNC 指令，来保证存储器事务处理按照程序的顺序发生。

- 存储器事务处理可以发生在 pin 外部总线上,即使由于异常会使引起存储器事务处理的指令在流水线中无效。

允许这些行为是为了获得更高的处理器的吞吐量。但是,一些外围设备需要强顺序存储模型(内存事务以程序顺序发生并且只有有效指令才能够引起内存事务处理)。因此,这些设备应该选用不可装入 Cache,阻塞型一致性方法(一致性代码 2)。

处理器处理这种一致性的读请求时,需阻塞处理器直至事务处理完成。处理器处理这种一致性的写请求时,将会被赋予使用 pin 外部总线的最高优先级。这两点保证了需要这种一致性的存取指令是按照程序的顺序被完成。因此,kseg1 和 xkphys 的未装入 Cache 部分使用一致性代码 2。

表 4-2 龙芯 2ECache 的一致性特征

特征分类	一致性代码
被保留	0
被保留	1
不可装入 Cache, 阻塞式	2
写回, 非阻塞式	3
被保留	4
被保留	5
被保留	6
加速的不可转入 cache	7

以下部分描述了表 4-2中所列出的每一种一致性特征。

4.5.2 不可装入 Cache,阻塞式(一致性代码 2)

一个不可装入 Cache 的中每一行永远都不可以在 Cache 中。如果某个页有不可装入 Cache 的特点时,那么对于在该页中任何位置的 load 或 store,处理器都直接发射一个双字,部分双字,字,部分字的读或写请求给主存,而不通过任何一个缓存。当这个一致性的特征是活跃的,则不可以访问任何 Cache。

处理器处理有这种一致性的读请求时,将停止处理器直至事务处理结束;当处理一个有这种一致性要求的写请求时,则该请求将被赋予访问 pin 外部总线的最高优先权。这两种处理方式确保了有这种一致性要求的存取指令以程序的顺序被完成(强顺序存储模型)。

4.5.3 写回(一致性代码 3)

一个具有写回特征的行可以驻留在 Cache 中。当数据 Cache 中存数指令命中时,只修改数据 Cache。只有当访问 Cache 中脏块时,数据才会被写回到二级缓存和主存中。

这种模式下允许,在一次取数指令或存数指令失效时,可以把所需数据填入一级数据 Cache。若在一级数据 Cache 中存数指令命中时,数据只被写入一级数据 Cache 中。只有当块被写回和行被填入时,才会被写入二级 Cache。局部(非阻塞)存数指令永远不会

被写入二级 Cache。只有当块被写回时，主存才会被修改。

当一级 Cache 的 Load 或 Store 失效时，龙芯 2E 会检查二级 Cache，看是否有包含所请求的地址。如果二级 Cache 命中，则从二级 Cache 中填充数据。如果二级 Cache 不命中，则从主存中取出数据，并将其写入二级 Cache 和一级 Cache。

这种一致性适用于弱顺序存储模型，在 4.5.1“Cache 一致性特征”中有介绍。

4.5.4 加速的不可装入 Cache (一致性代码 7)

加速的不可装入 Cache 被用于在一个连续的地址空间中完成顺序的同一类型的不可装入 Cache 的存数指令。只要缓冲器不满，就可以把这些存数指令放入缓冲器。缓冲器和一个 Cache 行一样大小。把数据存储到缓冲器就和存储到 Cache 中一样。当缓冲器满的时候，开始写块。在顺序存数指令收集的过程中，若其他类型不可载入 Cache 的存数指令插入，则缓冲器中的不可载入 Cache 的存数操作将被单个执行。

加速的不可装入 Cache 的特征可以加速顺序的不可装入 Cache 的访问，它适用于对 video 存储的访问。

4.6 Cache 的维护

在片上多级存储器结构中，必须要保证，在切换到刷新所有片上写缓冲器的进程任务前，把所有修改后的数据更新到外部存储器。软件上可以使用 SYNC 指令。这条指令可以保证，在所有悬挂的存数操作已经到达 pin 外部总线前，和在所有悬挂的取数操作已经完成写相应目的寄存器前，一直需要暂停处理器。

可以通过使用 CACHE 指令来维护 Cache 的性能。龙芯 2E 在一级数据 Cache 中使用了两条“Hit”型 Cache 操作：*Hit_Invalidate* 和 *Hit_Writeback_Invalidate*。在龙芯 2E 中，“Hit”型 CACHE 操作就像一个取数指令，而且允许这条指令被流水化。如果 Cache 没有命中，则“Hit”指令不需要流水线停顿而直接被执行。如果 Cache 命中，但是 Cache 行并没有被修改过，那么唯一的延时就是使 Tag RAM 无效所需的时间。

5 CP0 控制寄存器

本章描述协处理器 0（简称CP0）的操作，主要内容包括CP0 的寄存器定义以及 Godson2 处理器实现的CP0 指令。CP0 寄存器用于控制处理器的状态改变并报告处理器的当前状态。这些寄存器通过MFC0/DMFC0 指令来读或MTC0/ DMTC0 指令来写。CP0 寄存器如表 5-1所示。

当处理器运行在核心模式时或状态寄存器（Status 寄存器）中的第 28 位（CU0）被设置时，可以使用 CP0 指令。否则，执行一条 CP0 指令将产生一个“CP0 不可用例外”。

表 5-1 CP0 寄存器

寄存器号	寄存器名字	描述
0	Index	可编程的寄存器，用于挑选需要读/写的 TLB 表项
1	Random	用于 TLB 替换的伪随机计数器
2	EntryLo0	TLB 表项低半部分中对应于偶虚页的内容（物理页号）
3	EntryLo1	TLB 表项低半部分中对应于偶虚页的内容（物理页号）
4	Context	32 位寻址模式下指向内核的虚拟页转换表（PTE）
5	Page Mask	设置 TLB 页大小的掩码值
6	Wired	固定连线的 TLB 表项数目（最低的 TLB 表项并不用于随机替换）
7		保留
8	BadVaddr	有问题的虚地址
9	Count	定时器计数
10	EntryHi	TLB 表项的高半部分内容（虚页号和 ASID）
11	Compare	定时器比较
12	Status	处理器状态寄存器
13	Cause	最近一次例外发生的原因
14	EPC	例外程序计数器
15	PRID	处理器修订版本标识号
16	Config	配置寄存器（主 cache 大小等等）
17	LLAddr	读相关地址
18	WatchLo	
19	WatchHi	
20	Xcontext	64 位寻址模式下指向内核的虚拟页转换表（PTE）
21		
22	Diagnose	使能/禁用 btb, ras 以及 flush itlb
23		

寄存器号	寄存器名字	描述
24	PCLo	Performance Counter 的低半部分
25	PCHi	Performance Counter 的高半部分
26		
27		
28	TagLo	Cache Tag 寄存器的低半部分
29	TagHi	Cache Tag 寄存器的高半部分
30	ErrorEPC	错误例外程序计数器
31		

5.1 Index 寄存器(0)

Index 寄存器是个 32 位可读/写的寄存器，其中最后六位索引 TLB 中的任何一项。寄存器的最高位表示 TLB Probe (TLBP) 指令执行是否成功。

Index 寄存器的值对应的 TLB 项可以由 TLB Read(TLBR)和 TLB Write Index(TLBWI)指令影响。

图 5-1表示Index寄存器的格式，表 5-2描述了Index寄存器各域的含义。




图 5-1 Index 寄存器

表 5-2 Index 寄存器各域描述

域	描述
P	探测失败。上一次 TLB 探测指令 (TLBP) 没有成功时置 1
Index	TLB 表项的索引值，由 TLBRead 指令和 TLBWrite 指令设置
0	保留。必须按 0 写入，读时返回 0。

5.2 Random 寄存器 (1)

Random 寄存器是个只读寄存器，其中六位索引 TLB 中的任何一项。每执行完一条指令，该寄存器值减 1。同时，寄存器值在一个上界和一个下界之间浮动，上下界具体是：

- 下界等于保留给操作系统使用的 TLB 项数（即 Wired 寄存器的内容）。
- 上界等于整个 TLB 的项数减 1（最大为 64-1）。

Random 寄存器指定将由 TLB Write Random 指令改变的 TLB 项。无需为此目的读

该寄存器，但该寄存器是可读的，以验证处理器相应的操作是否正确。

为了简化测试，Random 寄存器在系统重起时置为上界。另外，当 Wired 寄存器被写时，该寄存器也要置为上界。

图 5-2表示Random 寄存器的格式，而表 5-3描述Random 寄存器各域的含义。




图 5-2 Random 寄存器

表 5-3 Random 寄存器各域描述

域	描述
Random	随机 TLB 索引值
0	保留。必须按 0 写入，读时返回 0。

5.3 EntryLo0 (2)以及 EntryLo1 (3)寄存器

EntryLo 寄存器包括两个相同格式的寄存器：

- EntryLo0 用于偶虚页
- EntryLo1 用于奇虚页

EntryLo0 和EntryLo1 寄存器都是可读/写寄存器。当执行TLB读和写操作时，它们分别包括TLB项中奇偶页的物理页号（PFN）。图 5-3表示这些寄存器的格式。




图 5-3 EntryLo0 和 EntryLo1 寄存器的域

EntryLo0 和 EntryLo1 寄存器的 PFN 域是 40 位物理地址中的 33:6 范围

映射空间不缓冲属性使用的两个附加位可以加载到 EntryLo 寄存器的 63:62，随后将在一个 TLB 写操作中写进 TLB。在处理器双字/单字/部分字读写请求的地址周期，和在处理器不缓冲加速阻塞写请求的地址周期时，处理器驱动 SysAD[59:58]的不缓冲属性。不论是 64 位寻址模式还是 32 位寻址模式，使用的都是同一个 EntryLo 寄存器。在这两种模式下，寄存器都是 64 位，但是当 MIPS III ISA 没有被使能（32 位用户和超级用户）时，EntryLo 寄存器中只有低 32 位可以被访问。

表 5-4 EntryLo 寄存器的域描述

域	描述
E	不可执行位。1 表示不可执行，0 表示可执行。
PFN	页号，高位是物理地址。
C	TLB 页的一致性属性。
D	脏位。如果该位被设置，页面则标记为脏，也就是可写的。实际上这一位在软件中作为防止数据被更改的写保护使用。
V	有效位。当该位被设置时，说明 TLB 表项是有效的，否则将产生一个 TLBL 或 TLBS 例外。
G	全局位。当 Lo0 和 Lo1 中的该们都被设置时，处理器将在 TLB 查找时忽略 ASID。
0	保留。必须按 0 写入，读时返回 0。

当处理器运行在 32 位用户或超级用户模式时，MIPS III 被禁用。整数寄存器的加载将被限制在 31:0，63:32 为符号扩展。EntryLo[33:31]或 PEN[39:38]只可以被置为全 0 或全 1。在 32 和 64 位模式下，两个 EntryLo 寄存器的 UC 和 PFN 位都被写到 TLB 中。PFN 可以被 FrameMask 寄存器（本章将介绍）掩码，但 UC 在 32 位用户模式或超级用户模式下不可能被掩码或初始化。在 32 位核心模式，MIPS III 被使能，编程 UC 的 64 位操作将有效。

在每个 TLB 表项中只有一个全局位，EntryLo0[0]和 EntryLo1[0]在 TLB 写操作中被改写。

5.4 Context (4)

Context 寄存器是一个读/写寄存器，它包含指向页表项 (PTE) 阵列中某一项的指针；这一阵列是一个操作系统数据结构，它用于存储虚拟地址到物理地址的转换。

当 TLB 缺失时，CPU 将从 PTE 阵列根据缺失转换加载 TLB。一般情况下，操作系统使用 Context 寄存器寻址位于内核映射段 kseg3 中的当前页映射。Context 寄存器复制 BadVAddr 寄存器中的部分信息，但是信息被安排成一种对于软件 TLB 例外处理机更有用的形式。

图 5-4显示了Context寄存器的格式；表 5-5描述了上下文寄存器字段。




图 5-4 Context 寄存器格式

表 5-5 Context 寄存器域

域	描述
BadVPN2	当缺失时这一字段被硬件写。它包括最近不能进行有效转换的虚地址的虚页号(VPN)。
PTEBase	这一字段是操作系统使用的读/写字段。它通常被写入一个值，这个值允许操作系统将 Context 寄存器作为一个指向存储器中当前 PTE 表的指针。
0	保留。必须按 0 写入，读时返回 0。

19 位的 BadVPN2 字段包括导致 TLB 缺失的虚地址的 31:13 位；第 12 位被排除是因为一个单一的 TLB 项映射到一个奇偶页对。对于一个 4K 字节的页尺寸，这一格式可以直接寻址到 8 字节的 PTE 表对。对于其它尺寸的页和 PTE，移动和屏蔽这个值可以产生合适的地址。

5.5 PageMask 寄存器(5)

PageMask 寄存器是个可读写的寄存器，在读写 TLB 的过程使用；它包含一个比较掩码，可为每个 TLB 表项设置不同得页大小，如表 5-6。该寄存器的格式如图 5-5。

TLB 读写操作使用该寄存器作为一个源或目的；当进行虚实地址转换时，TLB 中对应于 PageMask 寄存器的相应位指示虚地址位 24:13 中哪些位用于比较。当 MASK 域的值不是表 6-6 中的值时，TLB 的操作为未定义。0 域为保留，必须按 0 写入，读时返回 0。




图 5-5 PageMask 寄存器

表 5-6 不同页大小的掩码值

Page Size (Mask)	Bit											
	24	23	22	21	20	19	18	17	16	15	14	13
4 Kbytes	0	0	0	0	0	0	0	0	0	0	0	0
16 Kbytes	0	0	0	0	0	0	0	0	0	0	1	1
64 Kbytes	0	0	0	0	0	0	0	0	1	1	1	1
256 Kbytes	0	0	0	0	0	0	1	1	1	1	1	1
1 Mbyte	0	0	0	0	1	1	1	1	1	1	1	1
4 Mbytes	0	0	1	1	1	1	1	1	1	1	1	1
16 Mbytes	1	1	1	1	1	1	1	1	1	1	1	1

5.6 Wired 寄存器(6)

Wired 寄存器是一个可读/写的寄存器，该寄存器的值指定了TLB中固定表项与随机表项之间的界限，如图 5-6所示。Wired 表项是固定的、不可替换的表项，这些表项的内容不会被TLB写操作修改。而随机表项的内容可以被修改。




图 5-6 Wired 寄存器界限

Wired 寄存器在系统复位时置 0。写该寄存器的同时，Random 寄存器值要置为上限值（参阅前面的 random 寄存器）。

图 5-7表示Wired 寄存器的格式；表 5-7描述了寄存器的域。




图 5-7 Wired 寄存器

表 5-7 Wired 寄存器的域描述

域	描述
Wired	TLB 固定表项边界
0	保留。必须按 0 写入，读时返回 0。

5.7 BadVAddr 寄存器 (8)

错误虚地址寄存器（BadVAddr）是一个只读寄存器，它记录了最近一次导致 TLB 或寻址错误例外的虚拟地址。除非发生软件复位，NMI 或 cache 错误例外，BadVAddr 寄存器将一直保持不变。否则这个寄存器就是未定义的。

图 5-8显示了错误虚地址寄存器的格式。




图 5-8 BadVAddr 寄存器格式

5.8 Count 寄存器(9)以及 Compare 寄存器(11)

Count寄存器和Compare寄存器都是 32 位读写寄存器，他们的模式如图 5-9所示。

计数寄存器作为一个实时的定时器工作。像 R4400 实现，R10000Count 寄存器每个 PClk 周期都要自增。但是与 R4400 不同，R10000 处理器没有启动模式的定时中断使能位，所以唯一禁用定时中断的方法是把 Status 寄存器中的中断掩码 IM[7]置为否。这就意味着除非禁用 Performance Counter 中断，定时中断不可能被禁用。

Compare 寄存器用来在特定的时刻生成一个中断，该寄存器被写入一个值，并且不断地与 Count 寄存器中的值比较。一旦这两个值相等，Cause 寄存器里的中断位 IP[7]被设置。当 Compare 寄存器被再次写时这个中断位才被重置。




图 5-9 Count 寄存器和 Compare 寄存器

5.9 EntryHi 寄存器 (10)

EntryHi 寄存器有 TLB 读和写操作对应 TLB 项的高位。

EntryHi 寄存器可以被 TLB Probe, TLB Write Random, TLB Write Indexed, 和 TLB Read Indexed 指令访问。

图 5-10表示EntryHi寄存器的格式。表 5-8表示EntryHi寄存器的域。




图 5-10 EntryHi 寄存器格式

表 5-8 EntryHi 寄存器域

域	描述
VPN2	虚页号除 2（映射到双页）；虚拟地址的高位。
ASID	地址空间标识域。一个 8 位的域；用于让多个进程共享 TLB；对于相同的虚页号，每个进程都与其他进程有不同的映射。
R	区域位。(00->用户, 01->超级用户, 11->核心)用于匹配 vAddr63...62
Fill	保留。读时返回 0，写操作被忽略。
0	保留。必须按 0 写入，读时返回 0。

在 64 位寻址模式下，VPN2 域包含 44 位虚拟地址的 43:13。

在 32 位寻址模式下，只有 EntryHi 寄存器中的低 32 位被使用，此时格式仍和 R4400 处理器的 32 位寻址模式时一样。读 FILL 域时返回 0，写 FILL 域的操作将被忽略。

当一个 TLB refill，TLB invalid，或 TLB modified 例外发生时，没有匹配 TLB 表项的虚拟地址中虚拟页号（VPN2）和 ASID 将被加载到 EntryHi 寄存器。

5.10 Status 寄存器 (12)

Status 寄存器(SR) 是一个读写寄存器，它包括操作模式，中断允许和处理器状态诊断。下面列表描述了一些更重要的 Status 寄存器字段；图 5-11和图 5-12显示了整个寄存器的格式，包括域的描述。其中重要的域有：

- 8 位的中断屏蔽(IM)域控制 8 个中断条件的使能。中断在被触发之前必须被使能，在 Status 寄存器的中断屏蔽域和 Cause 寄存器的中断待定域相应的位都应该被置位。更多的信息，请参考 Cause 寄存器的中断待定（IP）域和详述中断的第 15 章。
- 4 位的协处理器可用性（CU）域控制 4 个可能的协处理器的可用性。不管 CU0 位如何设置，在内核模式下 CP0 总是可用的。
- 9 位的诊断状态（DS）域用于自我测试，检验 cache 和虚拟存储系统。




图 5-11 Status 寄存器

Status 寄存器格式

图 5-11显示了 Status 寄存器的格式，表 5-9描述了 Status 寄存器的域。图 5-12和表 5-10提供了诊断状态域的额外信息。BEV 位和 SR 位是可读写的。




图 5-12 Status 寄存器的 DS 域

表 5-9 Status 寄存器的域描述

域	描述
CU	<p>控制 4 个协处理器单元的每一个的可用性。不管 CU0 位如何设置，在内核模式下 CP0 总是可用的。</p> <p>1— 可用</p> <p>0— 不可用</p>
RP	保留 0
FR	<p>使能附加的浮点寄存器 s</p> <p>0 → 16 个寄存器</p> <p>1 → 32 个寄存器</p>
RE	保留 0
DS	诊断状态域 (见 图 6-13)。
IM	<p>中断屏蔽：控制每一个外部、内部和软件中断的允许。如果中断被使能允许它将可能被触发。在 Status 寄存器的中断域和 Cause 寄存器的待 定 字段相应的位都应该被置位。</p> <p>0— 禁止</p> <p>1— 允许</p>
KX	硬连线到 1。
SX	硬连线到 1。
UX	硬连线到 1。
KSU	<p>模式位</p> <p>112 → 未定义</p> <p>102 → 普通用户</p> <p>012 → 超级用户</p>

域	描述
	002 → 核心
ERL	错误等级。当发生复位，软件复位，NMI 或 Cache 错误时处理器将重置此位。 0 → 正常 1 → 错误
EXL	例外等级。当一个不是由复位，软件复位或 Cache 错误引发的例外产生时，处理器将设置该位。
IE	中断使能。 0 → 禁用所有中断 1 → 使能所有中断
0	Reserved. Must be written as zeroes, and returns zeroes when read.

表 5-10 Status 寄存器 Diagnostic Status Bits

Bit	描述
BEV	Controls the location of TLB refill and general exception vectors. 0 → normal 1 → bootstrap
TS	Reserved 0.
SR	1 → Indicates a Reset* signal or NMI has caused a Soft Reset exception
CH	Reserved 0.
CE	Reserved 0.
DE	Reserved 0.
0	保留。必须按 0 写入，读时返回 0。

Status 寄存器模式和访问状态

下面描述 Status 寄存器域设置模式和访问状态：

中断使能：当符合以下条件时，中断被使能：

- $IE = 1$
- $EXL = 0$
- $ERL = 0$

如果遇到这些条件，IM 位的设置允许中断。

操作模式：下面的 CPU Status 寄存器位设置是普通用户、内核和超级用户模式（更多信息请参考第四章操作模式的描述）所需要的。

- 当 $KSU = 102$, $EXL = 0$ 和 $ERL = 0$ 时处理器处于普通用户态模式下。
- 当 $KSU = 012$, $EXL = 0$ 和 $ERL = 0$ 时处理器处于超级用户态模式下。
- 当 $KSU = 002$, or $EXL = 1$ 或者 $ERL = 1$ 时处理器处于内核态模式下。

32 和 64 位模式：龙芯 2E 运行在 64 位模式下。

内核地址空间访问：当处理器处在内核模式时，可以访问内核地址空间。

超级用户地址空间访问：当处理器处在内核模式或超级用户模式，即如上面标题描述的，操作模式时，可以访问超级用户地址空间。

用户地址空间访问：处理器在这三种操作模式下都可以访问用户地址空间。

Status 寄存器复位

复位时，除了诊断状态域中的以下两位之外，Status 寄存器中的其他内容都是未定义的

- 保留位 = 0
- ERL 以及 $BEV = 1$

SR 位区别复位例外还是软件复位例外（由复位或者不可屏蔽中断[NMI]引起）。

5.11 Cause 寄存器(13)

32 位的可读写 Cause 寄存器描述了最近一个例外发生的原因。

图 5-13 显示了这一寄存器的域，表 5-11 描述了 Cause 寄存器的域。一个 5 位例外码 (ExcCode) 指出了原因之一，如表 5-12 所。




图 5-13 Cause 寄存器格式

表 5-11 Cause 寄存器域

域	描述
BD	指出最后采用的例外是否在分支延时槽中。 1—延时槽 0—正常
CE	当发生协处理器不可用例外时协处理器的单元编号。

域	描述
IP	指出等待的断。该位将保持不变直到发生 NMI，软复位以及 Cache 错误例外。 1—中断等待 0—没有中断
ExcCode	例外码域 (见表6-11)
0	保留。必须按 0 写入，读时返回 0。

表 5-12 Cause 寄存器的 ExcCode 域

例外代码	Mnemonic	描述
0	Int	中断
1	Mod	TLB 修改例外
2	TLBL	TLB 例外 (读或者取指令)
3	TLBS	TLB 例外 (存储)
4	AdEL	地址错误例外 (读或者取指令)
5	AdES	地址错误例外 (存储)
6	IBE	总线错误例外 (取指令)
7	DBE	总线错误例外 (数据引用: 读或存储)
8	Sys	系统调用例外
9	Bp	断点例外
10	RI	保留指令例外
11	CpU	协处理器不可用例外
12	Ov	算术溢出例外
13	Tr	陷阱例外
14	-	保留
15	FPE	浮点例外
16—22	-	保留
23	WATCH	参见 WatchHi/WatchLo 寻址
24—30	-	保留
31	-	保留

5.12 Exception Program Counter 寄存器(14)

例外程序计数器 (EPC) 是一个读/写寄存器，它包括例外处理结束后的继续处理地址。

对于同步例外，EPC 寄存器的内容是下面之一：

- 指令虚地址，这是导致例外的直接原因，或者

• 之前的分支或者跳转指令（当指令在分支延时槽中，指令延时位在 Cause 寄存器中被置位）的虚地址。

当 Status 寄存器中的 EXL 位被置 1 时，处理器不写 EPC 寄存器。

图 5-14显示了EPC寄存器的格式。




图 5-14 EPC 寄存器格式

5.13 Processor Revision Identifier (PRID)寄存器

PRId寄存器是个 32 的只读寄存器，该寄存器包含了标定处理器和CP0 版本的实现版本和修订版本的信息。图 5-15表示了该寄存器的格式；表 5-13描述了该寄存器的域。




图 5-15 Processor Revision Identifier 寄存器格式

表 5-13 PRId 寄存器的域

域	描述
Imp	实现版本号
Rev	修订版本号
0	保留。必须按 0 写入，读时返回 0。

PRId 寄存器的低位（7：0 位）可用作修订版本的号码，而高位（15：8 位）可用作实现版本的号码。R10000 处理器的实现号码为 0x09。而该寄存器高位半字（31：16）位保留。

版本号码的表示格式为 y.x，其中 y（7：4 位）为主要版本号，而 x（3：0 位）为小版本号。

版本号码可以一些处理器的版本，但不能保证处理器的任何改动要体现在 PRId 寄存器中，换句话说，不能保证版本号的改动必须体现处理器的修改。因为这个原因，寄存器的值没有给出，而软件也不能依赖 PRId 寄存器中的版本号来标识处理器。

5.14 Config 寄存器 (16)

Config 寄存器规定了 Godson-2 处理器中各种配置选择项。

由 Config 寄存器的 31:6 所定义的一些配置选项，在复位时由硬件设置，而且作为只读状态位包括在 Config 寄存器中，用于软件的访问。其他配置选项是可读/写的(Config 寄存器的 5:0 位所指示)并且由软件所控制。在复位时这些域是没有定义的。

某些配置是受限的。Config 寄存器在缓存被使用之前应该由软件来初始化。在缓存行大小被改变之前，缓存应该被写回到内存中，并且，在做了任何改变后缓存应该重新初始化。

图 5-16表示了Config寄存器的格式；表 5-14描述了Config寄存器的域。




图 5-16 Config 寄存器格式

表 5-14 Config 寄存器域

域	描述
CM	保留。必须按 0 写入，读时返回 0。
EC	保留。必须按 0 写入，读时返回 0。
EP	保留。必须按 0 写入，读时返回 0。
SB	二级缓存行大小 0 → 4 字 1 → 8 字 2 → 16 字 3 → 32 字 硬连线到 1。
SS	保留。必须按 0 写入，读时返回 0。
SW	保留。必须按 0 写入，读时返回 0。
EW	系统端口宽度 0 → 64 位

域	描述
	1, 2, 3 → 保留
SC	片外二级缓存是否存在 0 → S-cache 存在 1 → 没有 S-cache
SM	保留。必须按 0 写入，读时返回 0。
BE	BigEndian 存储 0 → 内核和内存为 little endian 1 → 内核和内存为 big endian 硬连线到 0
EM	保留。必须按 0 写入，读时返回 0。
EB	块顺序 0 → 连续 1 → 子块
0	保留。必须按 0 写入，读时返回 0。
IC	一级 I-cache 大小 (I-cache size = 212+IC bytes).
DC	一级 D-cache 大小 (D-cache size = 212+DC bytes).
IB	一级 I-cache 行大小 0 → 16 字节 1 → 32 字节 在 Godson-2 里，该位设为 1
DB	一级 D-cache 行大小 0 → 16 字节 1 → 32 字节 在 Godson-2 里，该位设为 1
CU	保留。必须按 0 写入，读时返回 0。
K0	Kseg0 一致性算法。

5.15 Load Linked Address (LLAddr) 寄存器 (17)

读/写加载连接地址 (LLAddr) 寄存器保存了最近的加载链接指令的物理地址。

这个寄存器仅仅用于诊断地目的，在正常的操作中没有实现什么功能。

图 5-17显示了LLAddr寄存器的格式；PAddr寄存器表示了物理地址位，PA(35:4)。




图 5-17 LLAddr 寄存器格式

5.16 WatchLo(18)和 WatchHi(19)寄存器

WatchHi 和 *WatchLo* 是 32 位的寄存器，他们包含着位于主存中的双字位置的物理地址。如果被使能，任何读或写这个位置都将引发一个 Watch 例外。这个特性是为了调试使用的。

*WatchHi*寄存器的 7:0 位包含了陷阱物理地址的 39:32 位，如图 5-18所示。*WatchLo* 寄存器包含了物理地址的 31:3 位。写寄存器其他位的操作将被忽略，读这些位将返回 0。

表 5-15描述了*WatchLo*和*WatchH*寄存器的域。




图 5-18 WatchLo 和 WatchHi 寄存器格式

表 5-15 WatchHi 和 WatchLo 寄存器的域

域	描述
PAddr1	物理地址的 35:32 位
PAddr0	物理地址的 31:3 位
R	如果设成 1，在加载引用时进入陷阱。
W	如果设成 1，在保存引用时进入陷阱。
0	保留。必须按 0 写入，读时返回 0。

5.17 Xcontext 寄存器(20)

可读写的 Xcontext 寄存器包含了一个指向 PTE 数组中的一个表项，即存储了的虚实地址转换的操作系统数据结构的指针。当发现一个 TLB 缺失时，操作系统就从 PTE 数组转换并加载到 TLB。像 R4400 一样，Xcontext 寄存器不再共享 BadVAddr 寄存器提供的信息。

XContext 寄存器用于 XTLB 重填处理，根据引用加载 TLB 表项到 64 位地址空间，并且仅供操作系统使用。操作系统根据需要设置寄存器中的 PTE 基域。通常情况下，操作系统使用 Context 寄存器寻址处于核心映射段 kseg3 中的当前页映射。

图 5-19显示了Xcontext寄存器的格式；表 5-16描述了Xcontext寄存器的域。




图 5-19 XContext 寄存器格式

31 位的 BadVPN2 域包含着引起 TLB 缺失的虚拟地址中 43:13 位，因为单一 TLB 表项映射到一个奇偶页对，所以第 12 位并没有被包括在内。当页面大小是 4K 字节时，这种格式可以直接用来在 8 字节的 PTE 表对寻址。对于其他的页面和 PTE 大小，经过移位和掩码可以得到正确的地址。

表 5-16 XContext 寄存器域

域	描述
BadVPN2	错误虚拟页数除以 2。当发生缺失时硬件将写这个域，它包含了最近那个翻译无效的虚拟地址的 VPN。
R	区域域包含虚拟地址的 63:62 位。 002 = 普通用户 012 = 超级用户 112 = 内核
0	保留。必须按 0 写入，读时返回 0。
PTEBase	PTE 基域一般写入一个允许操作系统使用 Context 寄存器作为指向内存中当前 PTE 表项作的指针的值。

5.18 Diagnostic 寄存器(22)

22 号 CP0 寄存器，Diagnostic 寄存器，是 Godson-2 为了诊断函数新加的 64 位寄存器。（因为这个寄存器是为了本地使用设计的，并不需要通知就可以使用诊断函数）。当前这个寄存器用于处理 ITLB，BTB（Branch Target Buffer）和 RAS（Return Address

Stack)。

Diagnostic 寄存器



图 5-20 Diagnostic 寄存器

表 5-17 Diagnostic 寄存器域

域	描述
I	写入 1 时 flush ITLB
B	写入 1 时 flush BTB
R	写入 1 时使能 RAS，写入 0 时禁用 RAS。

5.19 Performance Counter 寄存器(25)

龙芯 2E 处理器定义了两个性能计数器，他们分别映射到 CP0 寄存器的 24 号和 25 号。关联控制域位于 CP0 中 24 号寄存器。

每个计数器都是 32 位的读/写寄存器，并且在每次关联控制域中可数事件发生时自增。每个计数器都可以独立对一种事件计数。

CP0 寄存器 24

12



CP0 寄存器 25



图 5-21 Performance Counter 寄存器格式

当计数器的首位（31 位）变成 1（计数器溢出）时，计数器将触发一个中断 IP[7]，关联控制域使能中断。在计数器溢出后无论中断是否被告知，计数都将继续。

表 5-18 描述控制域格式。

表 5-19 描述计数使能位的定义。表 5-20 和表 5-21 描述计数器 0 和计数器 1 各自的事件。

表 5-18 Control 域格式

[12:9]	[8:5]	[4]	[3:0]
Event 1 select	Event 0 select	IP[7] interrupt enable	计数使能位 (K/S/U/EXL)

表 5-19 计数使能位定义

计数使能位	Count Qualifier(CP0 Status 寄存器域)
K	KSU = 0 (内核模式), EXL = 0, ERL = 0
S	KSU = 1 (超级用户模式), EXL = 0, ERL = 0
U	KSU = 2 (普通用户模式), EXL = 0, ERL = 0
EXL	EXL = 1, ERL = 0

表 5-20 计数器 0 事件

事件	信号	描述
0000	Cycles	周期
0001	Brbus.valid	分支指令
0010	Jrcount	JR 指令
0011	Jr31count	JR 指令并且域 rs=31
0100	Imemread.valid& imemread_allow	一级 I-cache 缺失
0101	Rissuebus0.valid	Alu1 操作已发射
0110	Rissuebus2.valid	Mem 操作已发射
0111	Rissuebus3.valid	Falu1 操作已发射
1000	Brbus_bht	BHT 猜测指令
1001	Mreadreq.valid& Mreadreq_allow	从主存中读
1010	Fxqfull	固定发射队列满的次数
1011	Roqfull	重排队列满的次数
1100	Cp0qfull	CP0 队列满的次数
1101	Exbus.ex & excode=34,35	Tlb 重填例外
1110	Exbus.ex &	例外

事件	信号	描述
	Excode=0	
1111	Exbus.ex & Excode=63	内部例外

表 5-21 计数器 1 事件

Event	Signal	描述
0000	Cmtbus?.valid	提交操作
0001	Brbus.brerr	分支预测失败
0010	Jrmiss	JR 预测失败
0011	Jr31miss	JR 且 rs=31 预测失败
0100	Dmemread.valid& Dmemread_allow	一级 D-cache 缺失
0101	Rissuebus1.valid	Alu2 操作已发射
0110	Rissuebus4.valid	Falu2 操作已发射
0111	Duncache_valid& Duncache_allow	访问未缓存
1000	Brbus_bhtmiss	BHT 猜测错误
1001	Mwritereq.valid& Mwritereq_allow	写到主存
1010	Ftqfull	浮点指针队列满的次数
1011	Brqfull	分支队列满的次数
1100	Exbus.ex & Op==OP_TLBPI	Itlb 缺失
1101	Exbus.ex	例外总数
1110	Mispec	载入投机缺失
1111	CP0fwd_valid	CP0 队列向前加载

5.20 TagLo (28)和 TagHi (29) 寄存器

TagLo 和 TagHi 寄存器是 32 位读/写寄存器，用于保存一级缓存的标签和奇偶位，使用 CACHE 和 MTC0 指令往 Tag 寄存器写。这两个寄存器的 P 和 ECC 位在索引存标签操作时被忽略。通过存操作计算奇偶和 ECC。

图 5-22显示了这些寄存器用于一级缓存操作的格式。表 5-22列出了TagLo和TagHi寄存器中域的定义。




图 5-22 TagLo 和 TagHi 寄存器(P-cache)格式

表 5-22 Cache Tag 寄存器域描述

域	描述
PTagLo	指定物理地址的 35:12 位。
PState	指定一级缓存的状态。
P	指定一级缓存标签奇偶位的偶数位。
0	保留。必须按 0 写入，读时返回 0。
Undefined	TagHi 寄存器没有被使用。

5.21 ErrorEPC 寄存器(30)

除了用于 ECC 和奇偶错误例外外，ErrorEPC 寄存器与 EPC 寄存器类似。它还用于在复位、软件复位、和不可屏蔽中断（NMI）例外时存储程序计数器。

ErrorEPC是一个读写寄存器，它包括处理一个错误后指令重新开始执行的虚拟地址。图 5-23显示了ErrorEPC寄存器的格式。




图 5-23 ErrorEPC 寄存器格式

5.22 CP0 指令

表 5-23列出了Godson-2 处理器定义的CP0。因为这些指令是独立实现的，所以在这里而不是MIPS ISA手册中介绍他们。

表 5-23 CP0 指令

OpCode	Description	ISA
CACHE	Cache Operation	III
DMFC0	Doubleword Move From CP0	III
DMTC0	Doubleword Move To CP0	III
ERET	Exception Return	III
MFC0	Move from CP0	I
MTC0	Move to CP0	I
TLBP	Probe TLB for Matching Entry	I
TLBR	Read Indexed TLB Entry	I
TLBWI	Write Indexed TLB Entry	I
TLBWR	Write Random TLB Entry	I

冒险

处理器能够检测到大部分硬件中的流水线冒险，包括 CP0 冒险和加载冒险。校正指令序列并不需要 NOP 指令。

6 处理器例外

本章介绍处理器例外，内容包括：例外的产生及返回，例外向量位置和所支持的例外类型。其中对每一类支持的例外类型，介绍内容包括例外的原因，处理和服务。

6.1 例外的产生及返回

当处理器开始处理某个例外，状态寄存器的 EXL 位是被置为 1 的，这意味着系统运行在内核模式。在保存了适当的现场状态之后，例外处理程序通常将状态寄存器的 KSU 字段设定为内核模式，同时将 EXL 位置回为 0。当恢复现场状态并且重新执行时，处理程序则会把 KSU 字段恢复回上次的值，同时置 EXL 位为 1。

从例外返回也会将 EXL 位置为 0。

6.2 例外向量位置

冷重置、软重置和非屏蔽中断(NMI)例外的向量地址是专用的冷重置例外向量地址，这个地址既不通过缓存进行存取，也无需地址映射。而所有其它例外向量地址的形式都是基地址加上向量偏移地址。

启动时(boot-time)向量(状态寄存器中的 BEV 位=1)地址位于既不通过缓存进行存取，也无需地址映射的地址空间。在正常操作期间(BEV 位=0)，普通例外的向量地址位于需要通过缓存进行存取的地址空间；而缓存错误例外的向量地址总是位于不需要通过缓存进行数据存取的地址空间，因此缓存错误处理可以绕过一块被怀疑有问题的缓存。

表 6-1列出了龙芯 2 处理器中例外的向量地址。

表 6-1 例外向量地址

BEV 位	例外类型	例外向量地址
	Cold Reset/Soft Reset/ NMI	0xFFFFFFFF BFC00000
BEV = 0	TLB Refill (EXL=0)	0xFFFFFFFF 80000000
	XTLB Refill (EXL=0)	0xFFFFFFFF 80000080
	Cache Error	0xFFFFFFFF A0000100
	Others	0xFFFFFFFF 80000180
BEV = 1	TLB Refill (EXL=0)	0xFFFFFFFF BFC00200
	XTLB Refill (EXL=0)	0xFFFFFFFF BFC00280
	Cache Error	0xFFFFFFFF BFC00300
	Others	0xFFFFFFFF BFC00380

6.3 TLB 重填 (refill) 例外向量选择

在所有当前 MIP III 指令集结构的实现中，存在两种 TLB 重填例外的向量：

- 一种是面向 32 位地址空间的 (TLB 重填)
- 一种是面向 64 位地址空间的 (XTLB 重填)

表 6-1列出了例外向量的地址。

TLB 重填例外向量的选择基于导致 TLB 缺失的地址（用户，超级用户，或者内核）的地址空间，以及状态寄存器中相应的地址扩展位（UX，SX，KX）的值。此时，处理器当前的操作模式并不重要，除非它参与了确定某一地址属于何种地址空间。Context 和 XContext 寄存器是两个完全独立的页表指针寄存器，它们指向的页表是两个不同的页表，重填的页表也来自于两个不同的页表，但是这两个寄存器共享 BadVPN2 字段（参见第六章以获取更多信息）。对于所有的 TLB 例外（Refill, Invalid, TLBL or TLBS）来说，对两个寄存器 BadVPN2 字段的加载和 R4400 中是一样的。

与 R10000 不同，R4400 的向量选择是基于处理器当前的操作模式（用户，超级用户，或者内核）以及状态寄存器中相应的地址扩展位（UX，SX，KX）的值。另外，Context 和 XContext 寄存器并没有被实现为两个完全独立的寄存器；因为 PTEbase 字段是共享的。对某一具体地址的引用缺失将会导致 TLB 重填或者 XTLB 重填，导致哪一种取决于地址引用的来源。重填处理程序可以只有一个页表，除非在软件中执行地址解释和页表选择。

注：512M 超级用户映射空间的重填，sseg/ksseg，是由 KX 位而不是 SX 位决定的。这简化了没有应用超级用户模式时的处理器控制。

6.4 例外优先级

这一章的剩余部分将按照表 6-2中给出的优先顺序依次介绍各个例外（对某些特定例外，如TLB例外和指令/数据例外，为了方便而放在一起介绍）。当一条指令同时产生一个以上例外时，只向处理器报告其中优先级最高的例外。有些例外并不是由当时正在执行的指令产生的，而有些例外可能被推迟处理。更多细节请查看本章对各个例外的单独介绍。

表 6-2 例外优先顺序

例外优先顺序
冷重置(最高优先级)
软重置
不可屏蔽中断 (NMI)
缓存错误 — 指令缓存
缓存错误 — 数据缓存
缓存错误 — 二级缓存
缓存错误 — 系统接口
地址错误 — 取指
TLB 重填 — 取指
TLB 无效 — 取指
总线错误 —取指

例外优先顺序
整型溢出, 陷阱, 系统调用, 端点, 保留指令, 协处理器不可用, 浮点例外
地址错误 — 数据存取
TLB 重填 — 数据存取
TLB 无效 — 数据存取
TLB 修改 — 写数据
Watch
总线错误 — 数据存取
中断(最低优先级)

一般来说, 下面各节中介绍的例外先由由硬件来处理, 然后由软件来服务。

6.5 冷重置例外

6.5.1 原因

当系统第一次上电或者冷重置时, 产生冷重置例外; 即 **SysGnt***信号非负, 同时 **SysReset***也非负。该例外不可屏蔽。

6.5.2 处理

CPU 为这个例外提供了一个特殊的中断向量:

- 32 位模式下位于 0xBFC0 000032
- 64 位模式下位于 0xFFFF FFFF BFC0 0000

冷重置向量地址属于无需地址映射和不通过缓存存取数据的 CPU 地址空间, 因此处理这个例外不必初始化 TLB 或缓存。这也意味着即使缓存和虚存处于不确定状态, 处理器也可以取出并执行指令。

当例外发生时, CPU 中所有寄存器内容是不确定的, 但下列寄存器域除外:

- 状态 (Status) 寄存器的 SR 位和 TS 位被清为 0, ERL 位和 BEV 位被置为 1, 其它位不确定。
- 配置 (Config) 寄存器的启动模式位由连续的读入值初始化。
- 随机 (Random) 寄存器初始化为它的最大值。
- Wired 寄存器初始化为 0。
- CacheErr 寄存器 EW 位清 0。
- ErroEPC 寄存器初始化为 PC 的值。
- FrameMask 寄存器置为 0。
- 分支预测位置为 0。
- Performance Count 寄存器的 Event 位初始化为 0。
- 所有等待处理的缓存错误, Watch 例外和外部中断都被清除。

6.5.3 服务

冷重置例外服务包括：

- 初始化所有的处理器寄存器，协处理器，缓存和存储系统。
- 执行诊断测试。
- 引导自举操作系统。

6.6 软重置例外

6.6.1 原因

软重置例外是对软重置的响应。软重置例外不可屏蔽。

处理器区分冷重置和软重置的方法如下：

- 如果 **SysGnt***信号非负，同时 **SysReset***也非负，那么就是冷重置。
- 如果 **SysGnt***信号为负，同时 **SysReset***也非负，则是软重置。

对龙芯 2 处理器来说，软件是无法区分软重置例外和不可屏蔽中断（NMI）例外的。

6.6.2 处理

当发生软重置例外时，为了和冷重置例外区分，状态寄存器的 **SR** 位被置为 1。

检测到软重置例外之后，处理器会尽可能少地初始化处理器状态。这使得处理器可以取出并执行例外处理程序，并根据外部的逻辑依次抛弃当前的现场状态。失去现场状态的硬件装备不会被初始化，直到确有必要运行来自无需地址映射，也不通过缓存存取的地 址空间的指令，读取寄存器，**TLB** 和缓存的内容。

不管原因是什么，当这个例外发生，状态(status)寄存器的 **SR** 位被置为 1，用于区分软重置例外和冷重置例外。

软重置例外可能在任意一拍的边界发生，而且可能取消后续的多拍操作，因此可能会改变机器的状态。于是，缓存、主存或者处理器其它状态有可能不一致：数据缓存块可能正处于重填状态，此时任何对这些缓存块的存取操作都会使处理器崩溃。因此，应该执行缓存指令（**CacheOps**）来抛弃这些块的内容。

读出处理器的状态之后，应执行冷重置的复位顺序。

软重置例外保留除下列寄存器外的所有寄存器值：

- 包含 PC 值的 **ErrorEPC** 寄存器。
- 置为 1 的状态寄存器 **ERL** 位。
- 软重置或 **NMI** 置为 1，冷重置置为 0 的状态寄存器 **SR** 位。
- 置为 1 的状态寄存器 **BEV** 位。
- 置为 0 的状态寄存器 **TS** 位。
- **PC** 寄存器重置为 **0xFFFF FFFF BFC0 0000**
- 清除任何等待处理的缓存错误。

6.6.3 服务

软重置的目的是在运行的处理器产生致命错误后能够迅速重新初始化处理器。

一般来说，从软重置例外返回后不太可能继续程序的执行，因为 SysReset*信号随时都可能被处理器接受。

6.7 NMI 例外

6.7.1 原因

SysNMI*非负时产生 NMI 例外。该例外不可屏蔽。

对龙芯 2 处理器来说，软件无法区分软重置例外和不可屏蔽中断（NMI）例外。

6.7.2 处理

当发生 NMI 例外时，状态寄存器的 SR 位被置为 1，用以区分冷重置例外。

NMI 例外只能在指令的边界被提取。它并不抛弃任何机器的状态，而是保留处理器的状态用于诊断。Cause 寄存器内容保持不变，而系统则跳到 NMI 例外处理程序开始处。

NMI 例外保留除下列寄存器外的所有寄存器值：

- 包含 PC 值的 ErrorEPC 寄存器。
- 置为 1 的状态寄存器 ERL 位。
- 软重置或 NMI 置为 1，冷重置置为 0 的状态寄存器 SR 位。
- 置为 1 的状态寄存器 BEV 位。
- 置为 0 的状态寄存器 TS 位。
- PC 寄存器重置为 0xFFFF FFFF BFC0 0000
- 清除任何等待处理的缓存错误。

6.7.3 服务

NMI 例外可以用于除“重置处理器，同时保持缓存和内存内容”的情形。例如，当检测到电源故障时，系统可以通过 NMI 例外立即，可控的关闭系统。

由于 NMI 例外在另外一个错误例外中发生，因此从例外返回后，通常不太可能继续执行程序。

6.8 地址错误例外

6.8.1 原因

当执行以下情况时，会发生地址错误例外：

- 引用非法地址空间。
- 在用户模式下引用超级用户地址空间。
- 在用户或超级用户模式下引用内核地址空间。

- 取(load)或存(store)一个双字，但双字不对齐于双字边界。
- 取(load,fetch)或存(store)一个字，但字不对齐于字的边界。
- 取或存一个半字，但半字不对齐于半字的边界。

该例外不可屏蔽。

6.8.2 处理

共用例外向量用于地址错误例外。Cause 寄存器的 ExcCode 字段值被设为 AdEL 或 AdES 编码值，连同 EPC 寄存器和 Cause 寄存器的 BD 位一起，指明引起例外的指令是指令引用、取操作指令还是存操作指令。

例外发生时，BadVAddr 寄存器保存了没有正确对齐的虚地址，或者引用了受保护地址空间的虚地址。正如 EntryLo 寄存器的内容不确定，Context 或 XContext 寄存器的 VPN 域以及 EntryHi 寄存器的内容也是不确定的。

如果引发例外的指令不是位于分支延迟槽内的指令，那么 EPC 寄存器保存了该指令的地址；否则，EPC 寄存器保存了之前的分支指令的地址，并且 Cause 寄存器的 BD 位被置为 1。

6.8.3 服务

此时，正在运行的导致例外发生的进程会收到 UNIX SIGSEGV(段违例)信号，这个错误对该进程来说通常是致命的。

6.9 TLB 例外

可能发生三种 TLB 例外：

- 当 TLB 中没有项与欲引用的映射地址空间的地址匹配时，会导致 TLB 重填例外。
- 当虚地址引用与 TLB 中某一项匹配，但该项被标示为无效时，TLB 无效例外发生。
- 当写内存操作的虚地址引用与 TLB 中某项匹配，但该项并没有被标示为“脏”时（表示该项不可写），TLB 修改例外发生。

下面三节将介绍这些 TLB 例外。

注：TLB重填向量选择已经在本章前面作了介绍，具体章节见6.10“TLB重填（Refill）例外向量选择”。

6.10 TLB 重填例外

6.10.1 原因

当 TLB 中没有项匹配对映射地址空间的引用地址时，TLB 重填例外发生，该例外是不可屏蔽的。

6.10.2 处理

对于这个例外来说，存在两个特殊的例外向量：一个用于 32 位地址空间，另一个用于 64 位地址空间。状态寄存器的 UX, SX 和 KX 位决定被引用的用户态、超级用户态或核心态地址空间是 32 位的还是 64 位的；导致 TLB 缺失的地址所属的地址空间（即用户态，超级用户态或者核心态地址空间），和相对应的状态寄存器中地址扩展位（UX, SX, KX）的值一起决定了选择哪个 TLB 重填向量。此时，处理器当前的操作模式并不重要，除非它参与了确定某一地址属于何种地址空间。如果地址属于 useg, suseg, kuseg, xuseg, xsuseg 或者 xkuseg，则该地址属于用户地址空间。如果地址属于 sseg, ksseg, xsseg 或者 xksseg，那么该地址就属于超级用户地址空间。而内核地址空间归属的确定则是看地址是否属于 kseg3 或者 xkseg。Kseg0, kseg1 以及内核物理地址空间（xkphys）属于非地址映射的内核空间。

当状态寄存器中的 EXL 位被设为 0 时，所有的地址引用使用这些向量。这个例外设置 Cause 寄存器中 ExcCode 字段的值为 TLBL 或 TLBS 编码。这个编码与 EPC 寄存器以及 Cause 寄存器的 DB 一起，表示 TLB 失效是否是由于指令引用，取操作或存操作引起。

发生这个例外时，BadVAddr, Context, Xcontext 和 EntryHi 寄存器保存了那条地址转换失败的虚地址。EntryHi 寄存器也保存了转换失败时的 ASID。Random 寄存器通常保存了用于放置被替换 TLB 项的合法位置。EntryLo 寄存器的内容是不确定的。如果引发例外的指令不是位于分支延迟槽内的指令，那么 EPC 寄存器保存了导致例外的指令的地址；否则，EPC 寄存器保存了之前的分支指令的地址，并且 Cause 寄存器的 BD 位被置为 1。

6.10.3 服务

为了服务这个例外，Context 或 Xcontext 寄存器的内容被作为虚地址以取得某些内存位置，这些位置包含了一对 TLB 项的物理页地址和访问控制位。两个 TLB 项被放入了 EntryLo0/EntryLo1 寄存器；EntryHi 和 EntryLo 寄存器被写入 TLB。

用于获得物理地址和访问控制信息的虚地址有可能位于一个没有驻留在 TLB 中的页面上。如果出现这种情况，则在 TLB 重填处理程序允许另外一个 TLB 重填例外来解决。由于 Status 寄存器的 EXL 位被置为 1，第二个 TLB 重填例外被传递的是共用例外向量。

6.11 TLB 无效例外

6.11.1 原因

当一个虚地址引用匹配到一项被标记为无效的 TLB 项(TLB 有效位被清掉)时，TLB 无效例外发生。这个例外是不可屏蔽的。

6.11.2 处理

共用例外向量用于处理这个例外。Cause 寄存器的 ExcCode 字段值被设为 AdEL 或 AdES，连同 EPC 寄存器和 Cause 寄存器的 BD 位一起，表示引起例外的指令是指令引用，取操作指令还是存操作指令。

发生这个例外时，BadVAddr, Context, Xcontext 和 EntryHi 寄存器保存了那条地址转换

失败的虚地址。EntryHi 寄存器也保存了转换失败时的 ASID。Random 寄存器通常保存了用于放置被替换 TLB 项的合法位置。EntryLo 寄存器的内容是不确定的。

如果引发例外的指令不是位于分支延迟槽内的指令，那么 EPC 寄存器保存了该指令的地址；否则，EPC 寄存器保存了之前的分支指令的地址，并且 Cause 寄存器的 BD 位被置为 1。

6.11.3 服务

当发生下面情况之一时，TLB 项被标记为无效：

- 虚地址不存在
- 虚地址存在，但是不在主存中(缺页)
- 引用这个页而引发一个陷阱(例如,维护引用位)

在服务完 TLB 无效例外的起因之后，通过 TLBP 指令来定位 TLB 项(探测 TLB 来找匹配的项)，然后用标记位有效的一项来替换该 TLB 项。

6.12 TLB 修改例外

6.12.1 原因

当写内存操作的虚地址引用与 TLB 中某项匹配，但该项并没有被标示为“脏”，因此该项不可写时，TLB 修改例外发生。该例外不可屏蔽。

6.12.2 处理

共用例外向量用于处理这个例外，并且 Cause 寄存器中的 Mod 编码被设置。

发生这个例外时，BadVAddr,Context,Xcontext 和 EntryHi 寄存器保存了那条地址转换失败的虚地址。EntryHi 寄存器也保存了转换失败时的 ASID。EntryLo 寄存器的内容是不确定的。

如果引发例外的指令不是位于分支延迟槽内的指令，那么 EPC 寄存器保存了该指令的地址；否则，EPC 寄存器保存了之前的分支指令的地址，并且 Cause 寄存器的 BD 位被置为 1。

6.12.3 服务

内核使用失败的虚地址或虚页号来识别相应的访问控制信息。被识别的页可能允许或者不允许写访问；如果写访问不允许，那么写保护违例发生。

如果写访问是允许的，那么内核在其自己的数据结构内将页标记为可写。TLBP 指令把必须改变的 TLB 项的索引放入到 Index 寄存器中。包含物理页和访问控制位(D 位被设置)的一个字被取出放入 EntryLo 寄存器中，然后，EntryHi 和 EntryLo 寄存器被写入 TLB 中。

6.13 总线错误例外

6.13.1 原因

当处理器进行数据块的读取，更新或双字/单字/半字的读请求时收到外部的 **ERR** 完成应答信号，又或者处理器双字/单字/半字的读请求时收到外部的 **ACK** 完成应答信号，并且与之相关联的双字/单字/半字数据应答包含了不可改正的错误，总线错误例外发生。该例外不可屏蔽。

6.13.2 处理

共用中断向量用于处理总线错误例外。Cause 寄存器的 ExcCode 字段值被设为 **IBE** 或 **DBE**，连同 EPC 寄存器和 Cause 寄存器的 **BD** 位一起，表示引起例外的指令是指令引用、取操作指令还是存操作指令。

如果引发例外的指令不是位于分支延迟槽内的指令，那么 EPC 寄存器保存了该指令的地址；否则，EPC 寄存器保存了之前的分支指令的地址，并且 Cause 寄存器的 **BD** 位被置为 1。

6.13.3 服务

发生错误的物理地址可以通过 CP0 寄存器中的信息计算出来。

如果 Cause 寄存器中的 ExcCode 字段值被设置为 **IBE** 编码(表示是取指引用)，那么导致例外发生的指令虚地址保存在 EPC 寄存器中(如果 Cause 寄存器的 **BD** 位被置为 1，则该指令的虚地址为 EPC 寄存器内容加 4)。

如果 Cause 寄存器中的 ExcCode 字段值被设置为 **DBE** 编码(表示是读取或存储引用)，那么导致例外发生的指令虚地址保存在 EPC 寄存器中(如果 Cause 寄存器的 **BD** 位被置为 1，则该指令的虚地址为 EPC 寄存器内容加 4)。

于是，读取和存储引用的虚地址就可以通过解释这条指令来获得。而物理地址可以通过 TLBP 指令以及读取 EntryLo 寄存器内容计算物理页号来获得。导致例外发生的正在运行的进程会收到 UNIX SIGBUS(总线错误)信号，对该进程来说这通常是致命的。

6.14 整型溢出例外

6.14.1 原因

当一条 **ADD**, **ADDI**, **SUB**, **DADD**, **DADDI** 或 **DSUB** 指令执行，导致结果的补码溢出时，整型溢出例外发生。这个例外是不可屏蔽的。

6.14.2 处理

共用例外向量用于处理这个例外，并且 Cause 寄存器的 ExcCode 字段被置为 **Ov** 编码值。

如果引发例外的指令不是位于分支延迟槽内的指令，那么 EPC 寄存器保存了该指令的地址；否则，EPC 寄存器保存了之前的分支指令的地址，并且 Cause 寄存器的 **BD** 位被置为 1。

6.14.3 服务

导致例外发生的正在执行的进程会收到一个 UNIX SIGFPE/FPE_INTTOVE_TRAP(浮点例外/整型溢出)信号。对该进程来说, 这个错误通常是致命的。

6.15 陷阱例外

6.15.1 原因

当 TGE, TGUE, TLT, TLTU, TEQ, TNE, TGEI, TGEUI, TLTI, TLTUI, TEQI, TNEI 指令执行, 条件结果为真时, 陷阱例外发生。这个例外是不可屏蔽的。

6.15.2 处理

共用例外向量用于处理这个例外, 并且 Cause 寄存器的 ExcCode 字段被置为 Tr 编码值。

如果引发例外的指令不是位于分支延迟槽内的指令, 那么 EPC 寄存器保存了该指令的地址; 否则, EPC 寄存器保存了之前的分支指令的地址, 并且 Cause 寄存器的 BD 位被置为 1。

6.15.3 服务

导致例外发生的正在执行的进程会收到一个 UNIX SIGFPE/FPE_INTTOVE_TRAP(浮点例外/整型溢出)信号。对该进程来说, 这个错误通常是致命的。

6.16 系统调用例外

6.16.1 原因

当执行 SYSCALL 指令的时候, 系统调用例外发生。这个例外是不可屏蔽的。

6.16.2 处理

共用例外向量用于处理这个例外, 并且 Cause 寄存器的 ExcCode 字段被置为 Sys 编码值。

如果 SYSCALL 指令没有在分支延迟槽中, 则 EPC 寄存器保存这条指令的地址; 否则, 保存之前的分支指令的地址。

如果 SYSCALL 指令在分支延迟槽中, 则状态寄存器中的 BD 位被置为 1, 否则该位被清 0。

6.16.3 服务

当这个例外发生时, 控制权被转到适当的系统例程。进一步的系统调用区分可以分析 SYSCALL 指令的 Code 字段 (位 25: 6), 以及载入 EPC 寄存器中所存地址的指令的内容。

为了恢复进程的执行, 必须改变 EPC 寄存器的内容, 这样 SYSCALL 指令才不会再次被执行; 这可以通过在返回之前使 EPC 寄存器的值加 4 来完成。

如果 SYSCALL 指令处在分支延迟槽中，则需要更复杂的算法，这已经超出了本节所能描述的范围。

6.17 断点例外

6.17.1 原因

当执行一条 BREAK 指令时，发生断点例外。这个例外是不可屏蔽的。

6.17.2 处理

共用例外向量用于处理这个例外，并且 Cause 寄存器的 ExcCode 字段被置为 BP 编码值。

如果 BREAK 指令没有在分支延迟槽中，则 EPC 寄存器保存这条指令的地址；否则，保存之前的分支指令的地址。

如果 BREAK 指令在分支延迟槽中，则状态寄存器中的 BD 位被置为 1，否则该位被清 0。

6.17.3 服务

当这个例外发生时，控制权被转到适当的系统例程。进一步的区分可以分析 BREAK 指令的 Code 字段（位 25: 6），以及载入 EPC 寄存器中所存地址的指令的内容。如果这条指令在分支延迟槽中，那么 EPC 寄存器中的内容必须加上 4 以定位到该指令。

为了恢复进程的执行，必须改变 EPC 寄存器的内容，这样 BREAK 指令才不会再次被执行；这可以通过在返回之前使 EPC 寄存器的值加 4 来完成。

如果 BREAK 指令在分支延迟槽中，那么为了恢复进程的继续执行，需要解释这条分支指令。

6.18 保留指令例外

6.18.1 原因

当以下条件之一成立时，保留指令例外发生：

- 试图执行一条主操作码(位 31:26)没有定义的指令。
- 试图执行一条次操作码(位 5:0)没有定义的 SPECIAL 指令。
- 试图执行一条次操作码(位 20:16)没有定义的 REGIMM 指令。
- MIPS IV ISA 不可用时，试图执行一条 COP1X 指令。

不管状态寄存器中的 KX 位是什么，核心态下 64 位操作总是有效的。

这个例外是不可屏蔽的。

6.18.2 处理

共用例外向量用于处理这个例外，并且 Cause 寄存器的 ExcCode 字段被置为 RI 编码值。

如果保留指令指令没有在分支延迟槽中，则 EPC 寄存器保存这条指令的地址；否则，保存之前的分支指令地址。

6.18.3 服务

此时，MIPS IV ISA 中没有指令被解释执行。正在执行的导致例外发生的进程会收到 UNIX SIGILL/ILL_RESOP_FAULT(非法指令/保留的操作错误)信号。对该进程来说，这个错误通常是致命的。

6.19 协处理器不可用例外

6.19.1 原因

试图执行以下任意一条协处理器指令，将会导致协处理器不可用例外发生：

- 相应的协处理器单元（CP1 或 CP2）没有被标记为可用。
- CP0 单元没有被标记为可用，并且进程执行在用户或者超级用户的模式下的 CP0 指令。

这个例外是不可屏蔽的。

6.19.2 处理

共用例外向量用于处理这个例外，并且 Cause 寄存器的 ExcCode 字段被置为 CpU 编码值。协处理器控制寄存器的 Coprocessor Usage Error 域指示四个协处理的哪个被引用。如果这条指令不是在分支延迟槽中，EPC 寄存器保存了不可使用协处理器指令的地址；否则，EPC 寄存器保存了之前的分支指令的地址。

6.19.3 服务

通过 Coprocessor Usage Error 域来识别试图引用的协处理器单元，会导致以下的某种情形：

如果进程被授权访问协处理器，协处理器被标记为可用，那么相应的用户状态被恢复到协处理器。

如果进程被授权访问协处理器，但是协处理器不存在或者有故障，则需要解释/模拟这条协处理器指令。

如果在 Cause 寄存器中的 BD 位被设置了，分支指令必须被解释；然后协处理器指令可以被模拟，并且，越过在 EPC 寄存器中的分支指令和延迟槽中的指令继续向前执行指令。

如果进程没有被授权访问协处理器，这时执行的进程收到 UNIX SIGILL/ILL_PRIVIN_FAULT(非法指令/特权指令错误)信号。这个错误通常是致命的。

6.20 浮点例外

6.20.1 原因

浮点协处理器使用浮点例外。这个例外是不可屏蔽的。

6.20.2 处理

共用例外向量用于处理这个例外，并且 Cause 寄存器的 ExcCode 字段被置为 FPE 编码值。

浮点控制/状态寄存器的内容指示这个例外产生的原因。

6.20.3 服务

清除浮点/状态寄存器中的适当位可以清除这个例外。

6.21 Watch 例外

6.21.1 原因

当取或存指令引用了在系统控制协处理器(CP0)寄存器 WatchLo/WatchHi 所限定的物理地址的时候，Watch 例外发生。WatchLo 寄存器指定是否是读取或存储指令引发了这个例外。

Watch 例外可能会违反精确例外规则，具体情况如下：

如果触发 Watch 例外的读取或存储指令引用包含有一条可通过缓存进行存取的地址，并且该地址在数据缓存中没有被命中，那么如果有必要，相应的缓存行首先从内存中被读入二级缓存，然后从二级缓存重填入数据缓存。在所有其他情况下，引发 Watch 例外的指令引用都不会影响到缓存状态。

CACHE 指令从来不会导致 Watch 例外。

如果在状态寄存器中的 EXL 或 ERL 位被置为 1，则 Watch 例外被推迟。如果 EXL 或 ERL 中任意一位被设置为 1，那么引用 WatchLo/WatchHi 寄存器地址的指令将被执行，而 Watch 例外被推迟直到推迟条件被清除；即直到 EXL 位和 ERL 位都被清 0。EPC 寄存器中保存了下条未执行的指令地址。

Watch 例外的延迟清除通过系统复位或者向 WatchLo 中写入一个值来实现。

Watch 例外可以通过设置状态寄存器的 EXL 或 ERL 位来屏蔽。

6.21.2 处理

共用例外向量用于处理这个例外，并且 Cause 寄存器的 ExcCode 字段被置为 Watch 编码值。

6.21.3 服务

Watch 例外用于调试目的；通常例外处理程序把控制权转交给调试器，允许用户检查状态。

为了继续程序的执行，必须禁止掉 Watch 例外来执行被调试的指令。同样为了调试下面的断点，在跳过这条调试指令后，Watch 例外必须能被重新激活。调试指令能通过解释的方式或者设断点的方式来执行。

6.22 中断例外

6.22.1 原因

当八个中断条件中的一个触发，中断例外发生。这些中断的重要性依赖于特定的系统实现。

通过清掉在状态寄存器中的 *Interrupt-Mask (IM)* 域中的相应的位，八个中断中的任何一个都可以被屏蔽，并且，通过清掉状态寄存器的 **IE** 位，可以一次屏蔽所有的八个中断。

6.22.2 处理

共用例外向量用于处理该例外，并且 **Cause** 寄存器的 **ExcCode** 字段被置为 **Int** 编码值。

Cause 寄存器中的 **IP** 域指明了当前的中断请求。不止一个的中断位可能同时被设置（如果中断触发并且在寄存器被读到之前被撤消，甚至没有位被设置）。

冷重置时，R4400 处理器的 **IP[7]** 中断位既可以被配置为第六个外部中断，也可以在 **Count** 寄存器内容与 **Compare** 寄存器内容相等时配置为内部中断。但是 R10000 处理器没有这样的选项；在发生下列情形之一时，**IP[7]** 中断位总是被设定为内部中断：

Count 寄存器与 **Compare** 寄存器的内容相等。

两个性能计数器中的任何一个溢出。

软件需要对每一个可能的中断源进行查询来中断产生的原因（一个中断同时可能有多个源）。例如，向 **Compare** 寄存器写入一个值可以清除掉定时器中断，但是如果有一个性能计数器同时溢出的话，就不会清掉 **IP[7]** 中断位。性能计数器中断可以在不影响定时器中断的前提下单独被取消，但是却没有方法能够取消定时器中断同时不影响性能计数器中断。

6.22.3 服务

如果中断是由两个软件产生例外之一导致的，则设置 **Cause** 寄存器中的相应位，**IP[1:0]**，为 0 来清除中断条件。

软件中断是非精确的。一旦软件中断触发，在例外被处理之前，程序还可能继续执行几条指令。定时器中断的清除通过向 **Compare** 寄存器写入值来完成。性能计数器中断的清除则是向计数器的溢出位，即位 31，写入 0 来实现。

冷重置和软重置会清除所有未完成的外部中断请求，**IP[2]** 至 **IP[6]**。

如果中断是硬件产生的，那么撤消引起触发的中断管脚的条件，就可清除中断条件。

7 浮点部件

本章描述了龙芯 2 处理器浮点部件（FPU）的特性，包括编程模型、指令集和指令格式、指令流水线以及异常。龙芯 2 浮点部件及其相关的系统软件完全符合 ANSI/IEEE 754—1985 二进制浮点运算标准。另外，龙芯 2 的浮点部件能够处理 MMX（多媒体增强指令集）以及一些定点指令。

7.1 概述

FPU 作为 CPU 的协处理器，被称为 CP1，通过扩展 CPU 的指令集来完成浮点算术运算功能。

浮点部件由以下两个功能单元组成：

- **fal1 unit**
- **fal2 unit**

fal1 执行浮点加减、浮点乘法、浮点乘加（减）、取绝对值、取反、精度转换、定浮点格式转换、比较、转移等操作。fal2 执行浮点加减、浮点乘法、浮点乘加（减）、浮点除法、浮点开平方操作。另外，龙芯 2 的 FPU 还可以执行 MMX 和浮点并行单精度（paired-single, PS）指令。图 7-1 对龙芯 2 体系结构中功能单元的组织构成进行了图解说明。




图 7-1 龙芯 2 体系结构中功能单元的组织构成

浮点队列可以分别发射 1 条指令到 `falu1` 单元、1 条指令到 `falu2` 单元。浮点寄存器文件为 `falu1` 单元与 `falu2` 单元各提供三个专用的读端口和一个专用的写端口。

7.2 FPU 编程模型

这部分描述 FPU 寄存器组和它们的数据组织结构。FPU 寄存器包括浮点通用寄存器 (FGRs) 和两个控制寄存器：控制/状态 (Control/Status) 和实现/修订 (Implementation/Revision)。

7.2.1 浮点寄存器

浮点单元是 MIPS IV 指令集体系结构中的协处理器 1 的硬件执行。MIPS IV 工业标准结构中定义了 32 个逻辑浮点通用寄存器 (FGRs)，每个 FGR 为 64-bit，可以存放 32-bit 单精度数或 64-bit 双精度数。在浮点寄存器文件中，硬件上实际包含 64 个物理的 64-bit 寄存器，只使用其中 32 个作为逻辑寄存器。

浮点指令用一个 5-bit 的逻辑数选择 FGR。在浮点单元执行前，这些逻辑数被重命名单元 (regmap) 映射到物理寄存器上。物理寄存器根据 6-bit 地址数据进行选择。

状态寄存器中的浮点寄存器位(26)决定了逻辑浮点寄存器中的数据是否可用，并且它会改变单精度 load/store 指令的运算。

- FR 为 0 时仅使用 16 个偶数号的物理浮点寄存器 (32 个逻辑寄存器)，每个逻辑寄存器 32-bit 宽。这与 MIPS I 和 MIPS II 工业标准结构兼容。
- FR 为 1 时所有的 32 个 64-bit 逻辑寄存器都是可用的。这是标准的 MIPS III 与 MIPS IV 操作。

7.2.2 浮点控制寄存器

MIPS IV 工业标准体系允许每个协处理器定义最多 32 个控制寄存器，但是龙芯 2 的浮点部件只使用了两个：

- 控制寄存器 0，浮点实现和修订寄存器
- 控制寄存器 31，浮点状态寄存器 (FSR)。

控制寄存器 (FCRs) 只能被 `move` 操作访问。实现和修订寄存器 (FCR0) 保存 FPU 的修订信息，控制和状态寄存器 (FCR31) 控制和监视例外，保存比较运算的结果并且产生舍入模式。

实现和修订寄存器，(FCR0)

只读寄存器 FCR0 指定了 FPU 的实现和修订版本。它表明了协处理器的修订情况和性能级，同时这些信息也可被诊断软件所利用。

表 7-1 描述了实现/修订寄存器 (FCR0) 的各个域。

表 7-1 FCR0 域

域	描述
Imp[15:8]	实现版本号 (0x05)
Rev[7:0]	以 y.x 形式表示的修订版本号 (0x01)
0[31:16]	保留。必须被写入 0，当读取该域时返回 0

控制/状态寄存器 (FCR31)

控制/状态寄存器 (FCR31) 包含了控制和状态信息，这些信息既能够在核心模式下被指令访问，也能在用户模式下被指令访问。FCR31 还控制着算术运算的舍入模式和在用户模式下陷阱的使能，并且确认那些没有被设陷阱的可能发生的例外，以及任何在最近执行的指令中可能发生的例外。

图 7-2说明了控制/状态寄存器的格式，表 7-2描述了控制/状态寄存器的各个域。




图 7-2 浮点控制/状态寄存器的位分配

表 7-2 控制/状态寄存器的各个域

域	描述
CC7-CC1	控制位 7-1。当双单精度的高位部分比较运算结果为真，CC1 被置位
FS	当设置此位后，非正常结果被置为0，不再引起未实现操作例外
CC0	条件位。参见控制/状态寄存器中 Condition 位的描述。
Cause	导致位。参见控制/状态寄存器中Cause位的描述。
Enables	使能位。参见控制/状态寄存器中 Enable 位的描述。
Flags	标志位。参见控制/状态寄存器中 Flag 位的描述。
RM	舍入模式位。参见控制状态寄存器中舍入模式控制位的描述。

控制/状态寄存器条件位

当一个浮点比较操作发生时，结果被保存在 23 比特，即条件位，以保存或恢复条件行的状态。如果比较结果为真，则 CC0 位被置 1；反之则置 0。CC0 位仅能被比较指令和 Move Control 浮点指令所修改。

控制/状态寄存器 Cause 位

控制/状态寄存器的比特 17: 12 包含导致位 (Cause)，如图 7-2所示，这些位反映了最近执行指令的结果。Cause位是协处理器 0 的Cause寄存器的一个逻辑扩充，这些位指示了由上次浮点操作所引起的例外，并且如果相应的使能位 (Enable) 被设置的话则产生一个中断或者例外。如果一条指令中产生不只一个例外，每一个相应的例外位都要被设置。

Cause 位能被每条浮点操作指令所重写 (不包括 load、store、move 操作)。其中如果

需要软件仿真来完成的则把该操作的未实现操作位 (E) 置 1, 否则保持为 0。其它位则依照 IEEE754 标准看是否相应的例外产生而分别置 1 或者置 0。

当一个浮点例外发生, 没有结果将被存储, 状态唯一受影响的就是 Cause 位。

控制/状态寄存器 Enable 位

任何时候当产生一个浮点例外时, 其 Cause 位和相应的使能位 (Enable) 被设置。一个被设置了允许激活(相应使能位为 1)的 Cause 位的浮点操作会迫使立即产生一个例外, 和用 CTC1 指令同时设置 Cause 位和 Enable 为 1 的效果一样。

对于未实现操作(E)来说没有相应的使能位, 如果设置了未实现操作, 它总是会产生一个浮点例外。

在从一个浮点例外返回之前, 软件首先必须用一个 CTC1 指令来清除被激活了的 Cause 位以防止中断的重复执行。因此, 在用户态下的运行的程序永远不会观察到被激活的 Cause 位; 如果这个信息在用户模式的句柄里被获得, 那么它必须被存储到其它地方而不是状态寄存器中。

对于一个未被设置激活(相应的使能位为 0)的 Cause 位的浮点操作将不会产生例外, 同时由 IEEE754 标准所定义的默认结果被存储。在这种情况下, 先前的浮点指令所引起的例外能够通过读 Cause 域的值来确定。

控制/状态寄存器 Flag 位

标志位 (Flag) 是累积的, 它指示自从上次被明确的重置之后都产生过哪些例外, 如果一个 IEEE754 例外被产生, 那么相应的 Flag 位被置 1, 否则保持不变, 因此对于浮点运算来说这些位永不会被清除。但是我们可以通过 MTC 控制指令写一个新值到状态寄存器中来实现对 Flag 位的设置或清除。

当一个浮点例外发生时, Flag 位并不由硬件来设置; 浮点例外的处理软件有责任在调用一个用户句柄之前设置这些位。

控制/状态寄存器的舍入模式控制位

控制/状态寄存器中第 0 位和第 1 位组成了舍入模式 (RM) 域。如表 7-3 中所示, FPU 根据这些位所指定的舍入方式来对所有的浮点运算进行相应的舍入处理。

表 7-3 舍入模式位解码

舍入模式 RM(1:0)	助记符	描述
0	RN	把结果向最接近可表示数的方向舍入, 当两个最接近可表示数离结果一样接近时, 则向最低位为 0 的那个最接近数方向舍入。
1	RZ	向 0 方向舍入: 把结果向与之最接近并且在绝对值上不大于它的那个数舍入。
2	RP	向正无穷大方向舍入: 把结果向与之最接近并且不小于它的那个数舍入
3	RM	向负无穷大方向舍入: 把结果向与之最接近并且不大于它的那个数舍入

7.3 浮点部件指令集概述

所有的 FPU 指令都是 32 比特长，以字为边界对齐。龙芯 2 浮点部件不仅运行由 MIPS 标准定义的浮点指令，还加入了一些特殊的指令，如多媒体和 PS 操作，以此增强龙芯 2CPU 的整体性能。这些特殊指令使用与浮点指令相同的操作码，但是扩展了 fmt 域来定义这些新的指令。龙芯 2 浮点部件指令集可以根据不同的格式被分为以下几组：

- **单精度或双精度浮点指令 (fmt =16, 17)**。这些指令包括 add, sub, conversion, move, compare 和 branch 等指令。表 7-4 列出了这些浮点指令

双单精度浮点指令 Paired-single(PS) (fmt=11)。PS 指令可以同时执行两个单精度数的浮点操作，包括 multiply-add, add, sub, mul, abs, neg, move 和 compare 运算。

表 7-5 详细列出了这些操作。

- **多媒体指令 (fmt =12~31)**。龙芯 2 体系的媒体扩展为增强高级媒体和通讯应用的性能而设计。龙芯 2 多媒体指令支持基于字节、半字、字以及双字整型数据类型的并行操作。

- **字或双字定点指令 (fmt = 12~31)**。这些指令是 MIPS 定点指令的一个子集。它们执行定点操作但分享浮点寄存器和数据通路。在某种意义上它们可被看作多媒体指令的一部分。

表 7-4 龙芯 2 浮点部件中的浮点指令

MADD	ADD	ROUND.L	MFC1	CVT.S	BC1F	C.F	C.SF
MSUB	SUB	TRUNC.L	MTC1	CVT.D	BC1T	C.UN	C.NGLE
NMADD	MUL	CEIL.L	DMFC1		BC1FL	C.EQ	C.SEQ
NMSUB	DIV	FLOOR.L	DMTC1		BC1TL	C.UEQ	C.NGL
	SQRT	ROUND.W	CFC1	CVT.W		C.OLT	C.LT
	ABS	TRUNC.W	CTC1	CVT.L		C.ULT	C.NGE
	MOV	CEIL.W				C.OLE	C.LE
	NEG	FLOOR.W				C.ULE	C.NGT

表 7-5 龙芯 2 中的双单精度指令 Paired-single(PS)

OP \ Fmt	Fmt=11
ADD	Add.ps
MADD	MADD.ps
MSUB	MSUB.ps
NMADD	NMADD.ps
NMSUB	NMSUB.ps
SUB	Sub.ps
NEG	Neg.ps
ABS	Abs.ps
C.F	C.F.ps
C.UN	C.UN.ps
C.EQ	C.EQ.ps
C.UEQ	C.UEQ.ps
C.OLT	C.OLT.ps
C.ULT	C.ULT.ps
C.OLE	C.OLE.ps
C.ULE	C.ULE.ps
C.SF	C.SF.ps
C.NGLE	C.NGLE.ps
C.SEQ	C.SEQ.ps
C.NGL	C.NGL.ps
C.LT	C.LT.ps
C.NGE	C.NGE.ps
C.LE	C.LE.ps
C.NGT	C.NGT.ps
MUL	MUL.ps
MOV	MOV.ps

7.4 浮点部件格式

7.4.1 浮点格式

FPU既可以对 32 位（单精度）也可以对 64 位（双精度）符合IEEE标准的浮点数进行操作。32 位的单精度格式包括一个 24 比特的以符号—幅度表示的小数域（f+s）和一个 8 比特的指数域（e）；64 位的双精度格式包括一个 53 比特的符号—幅度表示的小数域（f+s）和一个 11 比特的指数域；64 位单精度对（PS）格式包含两个单精度浮点格式。分别如图 7-3 浮点格式所示。




图 7-3 浮点格式

正如上图所示，浮点数的格式由以下三个域组成：

- 符号域，s
- 带偏移的指数域， $e = E + \text{bias}$
- 小数域， $f = .b_1b_2\dots b_{p-1}$

无偏指数E的范围是包括 E_{\min} 和 E_{\max} 在内的所有二者之间的整数，另外再加上以下两个保留值：

- $E_{\min} - 1$ （用来编码0和非正规数）
- $E_{\max} + 1$ （用来编码 ∞ 和NaNs[Not a Number]）

对于单精度或者双精度格式来说，每一个可表示的非 0 数都有唯一一种编码与之对应。其编码所对应的数值v由表 7-6中的等式所决定。

表 7-6 计算单精度和双精度格式的浮点数的值的公式

NO.	公式
(1)	if $E = E_{\max} + 1$ and $f \neq 0$, then $v = \text{NaN}$, regardless of s
(2)	if $E = E_{\max} + 1$ and $f = 0$, then $v = (-1)^s \infty$
(3)	if $E_{\min} \leq E \leq E_{\max}$, then $v = (-1)^s 2^E (1.f)$
(4)	if $E = E_{\min} - 1$ and $f \neq 0$, then $v = (-1)^s 2^{E_{\min}} (0.f)$
(5)	if $E = E_{\min} - 1$ and $f = 0$, then $v = (-1)^s 0$

对于所有的浮点格式，如果 v 是一个 NaN，那么 f 的最高位决定了这个数是 signaling NaN 还是 quiet NaN：如果 f 的最高位被设置，那么 v 是 signaling NaN，否则 v 是 quiet NaN。

表 7-7定义了一些浮点格式的相关参数的值；浮点的最大值和最小值在表 7-8中给出。

表 7-7 浮点格式参数值

参数	格式	
	单精度	双精度
E_{\max}	+127	+1203
E_{\min}	-126	-1022
指数偏移量	+127	+1023
指数位宽度	8	11
整数位	Hidden	Hidden
F (小数位宽度)	24	53
格式总宽度	32	64

表 7-8 最大数和最小数的浮点值

类型	值
单精度浮点最小数	1.40129846e-45
单精度浮点最小正规数	1.17549435e-38
单精度浮点最大数	3.40282347e+38
双精度浮点最小数	4.9406564584124654e-324
双精度浮点最小正规数	2.2250738585072014e-308
双精度浮点最大数	1.7976931348623157e+308

7.4.2 多媒体指令格式

多媒体技术为每 64-bit 引入了新的包裹数据类型，数据元素可以有如下几类：

- 8个包裹，每个包裹是一个连续的8-bit字节
- 4个包裹，每个包裹是一个连续的16-bit半字
- 2个包裹，每个包裹是一个连续的32-bit字
- 1个64-bit 双字

这 64 个 bit 被编号为 0—63。Bit 0 是最低位 (LSB), bit 63 是最高位 (MSB)。较低位相应存放数据低位，较高位存放数据高位。例如，一个字包含从 0 到 15 一共 16 个比特位，如果在一个字中的一个字节是从 0 到 7，那么它在这个字中称为低字节，如果是从 8 到 15，那么叫做高字节。

包裹的整形数据以两种格式保存，无符号和符号。例如，

图 7-4说明了包裹的无符号半字格式，图 7-5说明了包裹的有符号半字格式。




图 7-4 包裹的无符号半字格式




图 7-5 包裹的有符号半字格式

7.5 FPU 指令流水线概述

FPU 提供一个和 CPU 指令流水线并行的指令流水线。它和 CPU 共享同样的十级流水体系结构。每个 FPU 指令被两个浮点功能单元中的一个执行：falu1 或者 falu2。falu2 单元运行指令操作码等于 multiply-add, mul, add, sub, div and sqrt 等操作的指令；falu1 单元运行指令操作码等于 multiply-add, mul, sub, add 以及 falu2 中所没有的指令。

每个 falu 单元每周期能够接收 1 条指令，并能向浮点寄存器文件发出一个结果。在 falu1 单元，浮点加减、浮点乘法、浮点乘加（减）运算需要 5 个周期的执行延迟和 1 个周期的写回延迟；定浮点间格式转换运算需要 3 个周期的执行延迟和 1 个周期的写回延迟，falu1 中的其它所有运算需要 1 周期的执行延迟和 1 周期的写回延迟。这意味着，比如，如果当前的浮点加指令和下一条浮点指令之间存在着 RAW 依赖，那么下一条指令将等待至少 2 周期才能执行。Falu1 单元是完全流水的，所以它不需要给前面的流水级延迟信号。但是很有可能两条有着不同执行周期的指令在同一拍输出，在这种情况下，执行周期较短的指令优先向总线输出结果。

falu2 单元执行浮点加减、浮点乘法、浮点乘加（减）、浮点除法、浮点开平方操作，同时也会执行操作码相当于 mul、div 的 MMX 指令（见表 8-6）。在 falu2 单元中，浮点加减、浮点乘法、浮点乘加（减）操作为全流水操作，需要 5 个执行周期和 1 个写回周期；浮点除法有 3~15 拍执行周期和 1 拍写回周期；浮点平方根指令需要 3~30 拍执行周期和 1 拍写回周期；MMX multiply 需要 2 拍执行周期和 1 拍写回周期；MMX MADD 指令需要 3 拍执行周期和 1 拍写回周期，falu2 中的其它操作均需要 1 拍执行周期和 1 拍写回周期。浮点除法和开平方根操作不是流水的，所以如果这两个指令在 falu2 中，falu2 将向一流水级发出一个停顿信号，并且在除法或开平方根指令写回前不能接收其它指令。

7.6 浮点例外处理

这一章描述了浮点计算的例外。浮点例外发生在当 FPU 不能以常规的方式处理操作数或者浮点计算的结果时，FPU 产生相应的例外来启动相应的软件陷阱或者是设置状态标志位。

FP 的控制和状态寄存器对于每一种例外都包含一个使能位（enable bit），使能位决定一个例外是否能够导致 FPU 启动一个例外陷阱或者设置一个状态标志。

- 如果一个陷阱启动，FPU保持操作开始的状态，启动软件例外处理路径
- 如果没有陷阱启动，一个适当的值写到FPU目标寄存器中，计算继续进行。

FPU 支持 5 个 IEEE754 例外：

- 不精确 Inexact (I)
- 下溢 Underflow (U)
- 上溢 Overflow (O)
- 除零 Division by Zero (Z)
- 非法操作 Invalid Operation (V)

FPU 增加了第六个例外类型，未实现的操作 E (unimplemented operation)，用在当 FPU 不能执行标准的 MIPS 浮点结构，包括当 FPU 不能决定正确的例外行为时。这个例外指示了软件例外处理的执行。Unimplemented Operation 例外没有使能信号和标志位，当这个例外发生时，一个相应的未实现例外陷阱发生（如果 FPU 可以中断对 CPU 的输入数据）。

IEEE754 的 5 个例外 (V, Z, O, U, I) 都对应着一个由用户控制的例外陷阱，当 5 个使能位的某一个被设置时，例外陷阱可以被启动。当例外发生时，相应的导致位被设置，如果相应的使能位没有设置，例外标志位被设置。如果使能位被设置，那么标志位不被设置，同时 FPU 产生一个中断给 CPU。随后的例外处理允许例外陷阱的执行。

当没有例外陷阱信号时，浮点处理器采取缺省方式进行处理，提供一个浮点计算例外结果的替代值。不同的例外类型决定了不同的缺省值。表 7-9 列出 FPU 对于每个 IEEE 例外的默认处理。

表 7-9 例外的默认处理

域	描述	舍入模式	默认操作
I	非精确例外	Any	提供舍入后的结果
U	下溢例外	RN	根据中间结果的符号把结果置 0
		RZ	根据中间结果的符号把结果置 0
		RP	把正下溢修正为最小正数，把负下溢修正为-0
		RM	把负下溢修正为最小负数,把正下溢修正为+0
O	上溢例外	RN	根据中间结果的符号把结果置为无穷大
		RZ	根据中间结果的符号把结果置为最大数
		RP	把负下溢修正为最大负数,把正下溢修正为+∞
		RM	把正下溢修正为最大整数,把负下溢修正为-∞
Z	被0除	Any	提供一个相应的带符号的无穷大数
V	非法操作	Any	提供一个 quiet Not a Number(NaN)

下面对导致 FPU 产生每种例外的条件进行了描述，并且详细说明了 FPU 对每个例外导致条件的反应。

不精确例外 (I)

FPU 在如下的一种情况发生时产生不精确例外：

- 舍入结果非精确。
- 舍入结果上溢，或者舍入结果下溢，而且下溢和不精确的使能位都没有被设置，而FS位被设置。

陷阱被使能的结果：如果一个非精确例外陷阱被使能，结果寄存器不被修改，并且源寄存器被保留。因为这种执行模式会影响性能，所以不精确例外陷阱只有在必要的时候才被使能。

陷阱不被使能的结果：如果没有其他软件陷阱发生，舍入或者上溢结果被发送到目标寄存器。

非法操作例外 (V)

当对于一个可执行的操作的两个操作数或其中的一个操作数是非法时，非法操作例外发出信号通知。如果例外没有陷阱，MIPS 定义这个结果是一个 quiet Not a Number (NaN)。非法操作包括：

- 加法或者减法：无穷相减。例如： $(+\infty)+(-\infty)$ 或者 $(-\infty)-(-\infty)$
- 乘法： $0 \times \infty$ ，对于所有的正数和负数
- 除法： $0/0$ ， ∞/∞ ，对于所有的正数和负数
- 比较判断包括 $<$ 或者 $>$ 而没有？ (Unordered)，而当操作数是Unordered
- 对一个指示信号NaN进行浮点比较或者转换
- 任何一种对NaN的数学操作。MOV操作不被认为是数学操作，而ABS和NEG是被认为是数学操作的，当其中一个操作数为NaN或者两个都为NaN时会导致这个例外
- 开方： \sqrt{x} ，当x小于0时

软件可以模拟其他给定源操作数的非法操作的例外。例如在 IEEE754 中利用软件来实现的特定函数： $x \text{ REM } y$ ，这里当 y 是 0 或者 x 是无穷的时候；或者当浮点数转化为十进制时发生上溢，是无穷或者是 NaN；或者先验函数例如： $\ln(-5)$ 或者 $\cos^{-1}(3)$ 。

陷阱被使能的结果：源操作数的值不被发送

陷阱不使能的结果：如果没有其他例外发生Quiet NaN被发送到目标寄存器中。

除零例外 (Z)

除法运算中当除数是 0 被除数是一个有限的非零的数据时，除零例外发出信号通知。利用软件可以模拟其他操作情况下产生有符号结果的无穷数据的情况例如： $\ln(0)$ ， $\sec(\pi/2)$ ， $\csc(0)$ ，或者 $0-1$ 。

陷阱被使能的情况：结果寄存器不被修改，源寄存器保留。

陷阱不使能的情况：如果没有陷阱发生，结果是有符号的无穷值。

上溢例外 (O)

当舍入后的浮点结果的幅度用没有界限的指数来表示时，大于最大的目标模式所表示有限数据，上溢例外发出通知信号。（这个例外同时设置不精确例外和标志位）

陷阱被使能的情况：结果寄存器不被修改，源寄存器保留。

陷阱不使能的情况：如果没有陷阱发生，最好的结果由舍入模式和中间结果的符号来决定。

下溢例外 (U)

两个相关的事件导致了下溢例外：

- 一个很小的在 $\pm 2E_{min}$ 之间的非零结果会导致后面操作的例外。
- 用非正常数据（denormalized numbers）来近似表示这两个小数据所产生的严重的失真。

IEEE754 允许用多种不同的方法检测这些事件，但对于所有的操作要求用一种方法来检测。

小数据可以用下面的方法的一种来检测：

- 舍入后（如果一个非零的数据，在指数范围没有界限的情况下来计算，应该严格的位于 $\pm 2E_{min}$ 之间）
- 舍入前（如果一个非零的数据，在指数和精度范围没有界限的情况下来计算，应该严格的位于 $\pm 2E_{min}$ 之间）

MIPS 的结构要求微小数据在舍入后检测。

精度失真可以用如下方法的一种来检测：

- 非正常数据的失真（当发送出的结果与指数没有界限时计算的结果不同）
- 非精确数据（当发送的结果与指数和精度范围没有界限的情况下计算的结果不同）

MIPS 结构要求精度失真用非精确数据方法来检测。

陷阱被使能的情况：如果下溢或者不精确例外被使能，或者FS位没有设置，产生未实现例外，结果寄存器不被修改。

陷阱不使能的情况：如果下溢或者不精确例外不被使能，而且FS位被设置为1，最后的寄过由舍入模式和立即结果的符号位来决定。

未实现指令例外 (E)

当执行任何一条为以后定义所保留的操作码或者操作格式指令时，设置FPU的控制/状态寄存器和陷阱中的未实现导致位。源操作数和目的寄存器保持不变，同时指令在软件中仿真。IEEE754 中的任何一个例外都能够从仿真操作中产生，这些例外反过来可

以被仿真。当硬件器件不能正确执行非正常的操作或者结果条件时，未实现的指令例外被信号通知。这些包括：

- 非正常操作数（denormalized operand），比较指令除外
- Quiet Not a Number操作数（QNaN），比较指令除外
- 非正常数据或者下溢，而且当下溢或者不精确使能信号被设置同时FS位没有被设置

注意：非正常和NaN操作只在转换或者计算指令中进入陷阱，在MOV指令中不进入陷阱。

陷阱被使能的情况：原操作数据不被发送。

陷阱不使能的情况：这个陷阱不能被不使能。

8 特权指令

表 8-1列出了龙芯 2E处理器特权指令的定义。

表 8-1 龙芯 2E 特权指令

指令	描述
CACHE	CACHE 操作
DMFC0	从 CP0 取双字
DMTC0	将双字送到 CP0
ERET	例外返回
MFC0	从 CP0 取数据
MTC0	将数据送到 CP0
TLBP	查询 TLB 项
TLBR	用索引读 TLB 表项
TLBWI	用索引填充 TLB 表项
TLBWR	随机填充 TLB 表项

8.1 CP0 传输指令

龙芯 2E处理器实现的CP0 传输指令包括MTC0、MFC0、DMTC0 和DMFC0。表 8-2 列出了 32/64-bitCP0 寄存器的CP0 传输指令操作。

表 8-2 CP0 传输指令

指令	CP0 寄存器位数	操作
MFC0 rt, rd	32	rt <- rd _{31.0}
MTC0 rt, rd	32	rd <- rt _{31.0}
DMFC0 rt, rd	64	rt <- rd _{63.0}
DMTC0 rt,rd	64	rd <- rt _{63.0}

8.1.1 DMFC0 指令

从 CP0 控制寄存器取双字指令

31	26 25	21 20	16 15	11 10	6 5	0
COP0 010000	DMF 00001	rt	rd	0 00000000000		
6	5	5	5	11		

指令格式: DMFC0 rt, rd

指令描述: 将CP0 寄存器rd的内容取进通用寄存器rt。这个操作定义在龙芯 2E的核心态执行。在用户态或超级用户态执行这条指令会引起协处理器不可用例外。作为目的寄存器的通用寄存器的全部 64 位都用作源寄存器的协处理器寄存器写入。

指令操作: GPR[rt] <- CPR[rd]

引起的例外: 协处理器不可用例外（在用户态或超级用户态执行）

8.1.2 DMTC0 指令

将双字送到 CP0 控制寄存器指令

31	26 25	21 20	16 15	11 10	6 5	0
COP0 010000	DMT 00101	rt	rd	0 00000000000		
6	5	5	5	11		

指令格式: DMTC0 rt, rd

指令描述: 将通用寄存器rt的内容送入CP0 寄存器rd。这个操作定义在龙芯 2E的核心态执行。在用户态或超级用户态执行这条指令会引起协处理器不可用例外。作为目的寄存器的协处理器寄存器的全部 64 位都用作源寄存器的通用寄存器写入。

指令操作: GPR[rd] <- CPR[rt]

引起的例外: 协处理器不可用例外（在用户态或超级用户态执行）

8.1.3 MFC0 指令

从 CP0 控制寄存器取数据指令

31	26 25	21 20	16 15	11 10	6 5	0
COP0 010000	MF 00000	rt	rd	0 00000000000		
6	5	5	5	11		

指令格式: MFC0 rt, rd

指令描述: 将CP0 寄存器rd的内容取进通用寄存器rt。

指令操作: GPR[rt] <- CPR[rd]

引起的例外: 协处理器不可用例外

8.1.4 MTC0 指令

将数据送到 CP0 控制寄存器指令

31	26 25	21 20	16 15	11 10	6 5	0
COP0 010000	MT 00100	rt	rd	0 000000000000		
6	5	5	5	11		

指令格式: MTC0 rt, rd

指令描述: 将通用寄存器rt的内容送入CP0 寄存器rd。

指令操作: GPR[rd] <- CPR[rt]

引起的例外: 协处理器不可用例外

8.1.5 用户态可用的 CP0 传输指令

为了方便用户程序获得处理器的性能信息, 龙芯 2E 处理器允许用户使用 MFC0 和 DMFC0 两条指令访问第 24 号和第 25 号控制寄存器, 不会引起协处理器 0 不可用例外。

8.2 TLB 控制指令

龙芯 2E 处理器实现的 TLB 控制指令包括 TLBP、TLBI、TLBWI 和 TLBWR。

8.2.1 TLBP 指令

查询 TLB 表项

31	26	25	24	6	5	0
COP0 010000	CO 1	0 00000000000000000000			TLBP 001000	
6	1	19			6	

指令格式: TLBP

指令描述: 将内容与EntryHi寄存器内容相同的TLB表项的地址送入Index寄存器。如果没有TLB表项与EntryHi寄存器的内容相同, Index寄存器的高位bit置为 0x80000000。

指令操作:

```
Index <- -1 || 025 || undefined6
for I in 0..TLBEntries-1
if (TLB[i]171..141 and not(015 || TLB[i]216..205))
=EntryHi43..13) and not(015 || TLB[i]216..205)) and
TLB[i]140 or (TLB[i]135..128=EntryHi7..0)) then
    Index <= 026 || i5..0
```

```
endif
```

```
endfor
```

引起的例外：协处理器不可用例外

8.2.2 TLBR 指令

按索引读 TLB 表项

31	26	25	24	6	5	0
COP0 010000	CO 1	0 00000000000000000000				TLBR 000001
6	1	19				6

指令格式：TLBR

指令描述： 将从TLB中读出的G位（控制ASID匹配）写入EntryLo0 和EntryLo1 寄存器。将Index 寄存器索引的TLB表项的内容送入EntryHi 和EntryLo 寄存器。TLBR可以在 unmapped 和 mapped 空间执行。

指令操作：

```
PageMask<-TLB[Index5..0]255..192
```

```
EntryHi<- TLB[Index5..0]191..128 and not TLB[Index5..0]255..192
```

```
EntryLo1<- TLB[Index5..0]127..65|| TLB[Index5..0]140
```

```
EntryLo0<- TLB[Index5..0]63..1|| TLB[Index5..0]140
```

引起的例外：协处理器不可用例外

8.2.3 TLBWI 指令

按索引填充 TLB 表项

31	26	25	24	6	5	0
COP0 010000	CO 1	0 00000000000000000000				TLBWI 000010
6	1	19				6

指令格式：TLBWI

指令描述： 用EntryLo0 和EntryLo1 寄存器的G位相与的值设置TLB的G位。用EntryHi 和EntryLo寄存器的内容设置Index索引的TLB表项。如果TLB Index寄存器的值大于处理器中的TLB表项数，则该操作无效。

指令操作：

```
TLB[Index5..0]<-PageMask||(EntryHi and not PageMask)||EntryLo1||EntryLo0
```

引起的例外：协处理器不可用例外

8.2.4 TLBWR 指令

随机填充 TLB 表项

31	26	25	24	65	0
COP0 010000	CO 1	0 00000000000000000000			TLBWR 000110
6	1	19			6

指令格式: TLBWR

指令描述: 用EntryLo0 和EntryLo1 寄存器的G位相与的值设置TLB的G位。用EntryHi 和EntryLo寄存器的内容设置TLB Random寄存器索引的TLB表项。

指令操作:

$TLB[Random_{5..0}] \leftarrow PageMask \parallel (EntryHi \text{ and not } PageMask) \parallel EntryLo1 \parallel EntryLo0$

引起的例外: 协处理器不可用例外

8.2.5 ERET 指令

例外返回指令

31	26	25	24	65	0
COP0 010000	CO 1	0 00000000000000000000			ERET 011000
6	1	19			6

指令格式: ERET

指令描述: ERET指令用来从中断、例外和错误陷入返回。与branch和jump指令不同，ERET指令不执行下一条指令。ERET不能作为延迟槽指令。如果处理器在为错误陷入服务 ($SR_2=1$)，则从ErrorEPC中取PC值，并且清Status寄存器 (SR_2) 的ERL位。否则 ($SR_2=0$)，从EPC寄存器中取PC值，并且清Status寄存器 (SR_1) 的EXL位。如果ERET指令在LL和SC指令之间执行，会导致SC失败。如果没有例外 (Status寄存器的EXL=0 并且ERL=0)，ERET指令没有意义。当ERL=0 时执行ERET指令，不论EXL的状态是何值，甚至没有例外发生，都将EXL置为 0，并跳到EPC寄存器保存的地址处。

指令操作:

If $SR_2=1$ then

PC ← ErrorEPC

SR ← $SR_{31..3} \parallel 0 \parallel SR_{1..0}$

else

PC ← EPC

$$SR <- SR_{31..2} || 0 || SR_0$$

Endif

$$LLbit <- 0$$

引起的例外：协处理器不可用例外

8.2.6 CACHE 指令

31	26 25	21 20	16 15	11 10	6 5	0
COP0 010000	base	op	offset			
6	5	5	16			

指令格式：CACHE op, offset(base)

指令描述：用符号扩展的 16 位 offset 加上通用 base 寄存器的值形成 Cache 操作的虚地址 (VA)。虚地址 (VA) 通过 TLB 转换成物理地址 (PA)，5 位的操作码 (如表 8-3 所示) 指定对这个地址的 Cache 操作。除下表以外的其他 Cache 指令未定义，对 uncache 地址空间的 Cache 指令操作未定义。

表 8-3 CACHE 指令

Op 域	描述	目标 Cache
00000	Index Invalidate	(I)
00001	Index WriteBack Invalidate	(D)
00101	Index Load Tag	(D)
01001	Index Store Tag	(D)
10001	Hit Invalidate	(D)
10101	Hit WriteBack Invalidate	(D)
11001	Index Load Data	(D)
11101	Index Store Data	(D)
00011	Index WriteBack Invalidate	(S)
00111	Index Load Tag	(S)
01011	Index Store Tag	(S)
10011	Hit Invalidate	(S)
10111	Hit WriteBack Invalidate	(S)
11011	Index Load Data	(S)
11111	Index Store Data	(S)

指令操作：

$$vAddr <- ((offset_{15})^{48} || offset_{15..0}) + GPR[base]$$

(pAddr,uncached)<-AddressTranslation(vAddr,DATA)

CacheOp(op,vAddr,pAddr)

引起的例外：协处理器不可用例外

8.2.7 Index Invalidate (I)

Index Invalidate (I) 指令将指令 Cache 中的对应行的四路的 Cache 块都置为 Invalid 状态。VA[13:5]定义行地址。无效即将指令 Cache 状态位置为 0 (Invalid)。

8.2.8 Index WriteBack Invalidate (D)

Index WriteBack Invalidate (D) 指令将数据 Cache 中的对应块置为 Invalid 状态。VA[13:5]定义地址，VA[1:0]定义无效的组号。无效即数据 Cache 状态位置为 00 (Invalid)。如果数据 Cache 对应块的数据是脏的，则将数据写入二级 Cache。

8.2.9 Index WriteBack Invalidate (S)

Index WriteBack Invalidate (S) 指令将二级 Cache 中的对应块置为 Invalid 状态。如果二级 Cache 对应块的数据是脏的，则将数据写到处理器系统接口部件。由于二级 Cache 与数据 Cache 和指令 Cache 保持包含关系，因此在二级 Cache 无效写回前先将数据 Cache 和指令 Cache 中的对应数据无效，如果数据 Cache 中对应的数据是脏的，则先将其写入二级 Cache，最后完成二级 Cache 块的无效写回。PA[16:5]定义物理地址，PA[1:0]定义无效的组号。

无效写回操作过程如下：

1. 处理器从二级 Cache 的 Tag 数组读取 STag 和状态位。如果状态位 State=00 (Invalid)，则不需要采取任何操作。如果对应 Cache 块是有效的，STag 用来对指令和数据 Cache 进行操作。
2. 查询指令 Cache，如果指令 Cache 的 ITag=Stag 并且指令 Cache 中该块的状态 IState=1 (Valid)，处理器将指令 Cache 中的对应块无效，即将状态置位为 0 (Invalid)。
3. 查询数据 Cache，如果数据 Cache 的 DTag=Stag 并且数据 Cache 中该块的状态 DState 不等于 00 (Invalid)，若 Dirty 位的值为 1，则将数据写入二级 Cache，无效对应 Cache 块。若 Dirty 位的值为 0，则直接无效数据 Cache 的对应块。
4. 将二级 Cache 块的状态置为 00 (Invalid)。如果二级 Cache 的状态为 11 (Dirty)，将对应块写回到处理器接口。

8.2.10 Index Load Tag (D)

Index Load Tag(D)将数据 Cache 的 Tag 域写入 CP0 的 TagLo 和 TagHi 寄存器。VA[13:5]定义地址，VA[1:0]定义读 Tag 的组号。

操作的映射定义如下：

TagLo[5:4] = SCWay

TagLo[7:6] = State bits

TagLo[31:8] = Tag[35:12]

TagHi[3:0] = Tag[39:36]

TagHi[31:29] = StateMod bits

所有其他 CP0 TagLo 和 TagHi 寄存器位置为 0。

8.2.11 Index Load Tag (S)

Index Load Tag(S)将二级 Cache 的 Tag 域写入 CP0 的 TagLo 和 TagHi 寄存器。PA[16:5] 定义地址，PA[1:0]定义读 Tag 的组号。

操作的映射定义如下：

TagLo[11:10] = State bits

TagLo[31:13] = Tag[35:17]

TagHi[3:0] = Tag[39:36]

所有其他 CP0 TagLo 和 TagHi 寄存器位置为 0。

8.2.12 Index Store Tag (D)

Index Store Tag(D)将 CP0 的 TagLo 和 TagHi 寄存器的值存入数据 Cache 的 Tag 域。VA[13:5]定义地址，VA[1:0]定义读 Tag 的组号。

操作的映射定义如下：

SCWay = TagLo[5:4]

State bits = TagLo[7:6]

Tag[35:12] = TagLo[31:8]

Tag[39:36] = TagHi[3:0]

8.2.13 Index Store Tag (S)

Index Store Tag(S)将 CP0 的 TagLo 和 TagHi 寄存器的值存入二级 Cache 的 Tag 域。PA[13:5]定义地址，PA[1:0]定义读 Tag 的组号。

操作的映射定义如下：

State bits = TagLo[11:10]

Tag[35:17] = TagLo[31:13]

Tag[39:36] = TagHi[3:0]

8.2.14 Hit Invalidate (D)

Hit Invalidate (D)无效数据 Cache 匹配地址 PA 的项。VA[13:5]索引的所有的路都从指令 Cache 中读出。

如果 DState 的值不等于 00 (Invalid)，并且 Cache 指令的 PA 与从数据 Cache 中读出的 DTag 匹配，将该项的 DState 置为 00 (Invalid)。

8.2.15 Hit Invalidate (S)

Hit Invalidate (S) 指令将二级 Cache 中地址匹配的对应块置为 Invalid 状态。由于二级 Cache 与数据 Cache 和指令 Cache 保持包含关系，因此在二级 Cache 无效写回前先将数据 Cache 和指令 Cache 中的对应数据无效，最后完成二级 Cache 块的无效。

无效操作过程如下：

1. 处理器用 PA 从二级 Cache 的 Tag 数组读取 STag 和状态位。如果 Stag 的值与 PA 对应位的值相同，且状态位 State 不等于 00 (Invalid)，则发生了命中。如果没有发生命中，该 Cache 指令操作完成。
2. 查询指令 Cache，如果指令 Cache 的 PA 与 Stag 匹配，并且指令 Cache 中该块的状态 IState=1 (Valid)，处理器将指令 Cache 中的对应块无效，即将状态置位为 0 (Invalid)。
3. 查询数据 Cache，如果数据 Cache 的 DTag=Stag 并且数据 Cache 中该块的状态 DState 不等于 00 (Invalid)，则无效数据 Cache 的对应块。
4. 将二级 Cache 块的状态置为 00 (Invalid)。

8.2.16 Hit WriteBack Invalidate (D)

Hit WriteBack Invalidate (D) 指令将数据 Cache 中与 PA 地址相匹配的块置为 Invalid 状态。数据 Cache 中的四路都用 VA[13:5]做为索引读出。如果 DState 不等于 00 (Invalid)，并且 DTag 与 Cache 指令的 PA 相匹配，则将数据 Cache 的该项状态位置为 00 (Invalid)。如果数据 Cache 对应块的数据是脏的，则将数据写入二级 Cache。

8.2.17 Hit WriteBack Invalidate (S)

Hit WriteBack Invalidate (S) 指令二级 Cache 中地址 PA 匹配的对应块置为 Invalid 状态。如果二级 Cache 对应块的数据是脏的，则将数据写到处理器系统接口部件。由于二级 Cache 与数据 Cache 和指令 Cache 保持包含关系，因此在二级 Cache 无效写回前先将数据 Cache 和指令 Cache 中的对应数据无效，如果数据 Cache 中对应的数据是脏的，则先将其写入二级 Cache，最后完成二级 Cache 块的无效写回。

无效写回操作过程如下：

1. 处理器用 PA 从二级 Cache 的 Tag 数组读取 STag 和状态位。如果 Stag 的值与 PA 对应位的值相同，且状态位 State 不等于 00 (Invalid)，则发生了命中。如果没有发生命中，该 Cache 指令操作完成。
2. 查询指令 Cache，如果指令 Cache 的 ITag=Stag 并且指令 Cache 中该块的状态 IState=1 (Valid)，处理器将指令 Cache 中的对应块无效，即将状态置位为 0 (Invalid)。
3. 查询数据 Cache，如果数据 Cache 的 DTag=Stag 并且数据 Cache 中该块的状态 DState 不等于 00 (Invalid)，若 Dirty 位的值为 1，则将数据写入二级 Cache，无效对应 Cache 块。若 Dirty 位的值为 0，则直接无效数据 Cache 的对应块。
4. 将二级 Cache 块的状态置为 00 (Invalid)。如果二级 Cache 的状态为 11 (Dirty)，将对应块写回到处理器接口。

8.2.18 Index Load Data (D)

Index Load Data(D)将数据 Cache 的 Data 域数据存入 TagHi 和 TagLo 寄存器。VA[13:3]为地址，VA[1:0]指示对应的组号。

8.2.19 Index Load Data (S)

Index Load Data(S)将二级 Cache 的 Data 域数据存入 TagHi 和 TagLo 寄存器。PA[16:3]为地址，PA[1:0]指示对应的组号。

8.2.20 Index Store Data (D)

Index Store Data (D) 将 TagHi 和 TagLo 寄存器的数据存入数据 Cache 的 Data 域。VA[13:3]为地址，VA[1:0]指示对应的组号。

8.2.21 Index Store Data (S)

Index Store Data (S) 将 TagHi 和 TagLo 寄存器的数据存入二级 Cache 的 Data 域。PA[16:3]为地址，PA[1:0]指示对应的组号。

9 DDR SDRAM 控制器配置

龙芯 2E 处理器内部集成的内存控制器的设计遵守 DDR SDRAM 的行业标准 (JESD79C)。在龙芯 2E 处理器中, 所实现的所有内存读/写操作都遵守 JESD79C 的规定。

9.1 DDR SDRAM 控制器功能概述

龙芯 2E 处理器支持最大 4 个物理内存 bank (由 4 个 DDR SDRAM 片选信号实现), 一共含有 15 位的地址总线 (即: 13 位的行列地址总线和 2 位的逻辑 bank 总线)。

龙芯 2E 处理器支持 JESD79C 标准中所规定的所有内存芯片类型, 在 JESD79C 标准中所规定的内存芯片类型如下表所示:

表 9-1 DDR SDRAM 控制器所支持的 DDR SDRAM 芯片类型

BITS	Density	Org.	Row Addr.	Col Addr.
0000	64Mb	16Mb X 4	DA[11:0]	DA[9:0]
	128Mb	16Mb X 8		
0001	64Mb	8Mb X 8	DA[11:0]	DA[8:0]
	128Mb	8Mb X 16		
0010	64Mb	4Mb X 16	DA[11:0]	DA[7:0]
0011	128Mb	32Mb X 4	DA[11:0]	DA[11],DA[9:0]
0100	256Mb	64Mb X 4	DA[12:0]	DA[11],DA[9:0]
	512Mb	64Mb X 8		
0101	256Mb	32Mb X 8	DA[12:0]	DA[9:0]
	512Mb	32Mb X 16		
0110	256Mb	16Mb X 16	DA[12:0]	DA[8:0]
0111	512Mb	128Mb X 4	DA[12:0]	DA[12:11],DA[9:0]
1000	1Gb	256Mb X 4	DA[13:0]	DA[12:11],DA[9:0]
1001	1Gb	128Mb X 8	DA[13:0]	DA[11],DA[9:0]
1010	1Gb	64Mb X 16	DA[13:0]	DA[9:0]

龙芯 2E 处理器所集成的内存控制电路只接受来自处理器或者外部设备的内存读/写请求, 在所有的内存读/写操作中, 内存控制电路处于从设备状态 (Slave State)。

龙芯 2E 处理器内部集成的内存控制器实现了一种动态的 page 管理策略, 针对一次访存操作, 内存控制器对 Open Page 策略/Close Page 策略的选择是由硬件电路来实现的, 无需软件设计人员来干预。

9.2 DDR SDRAM 读操作协议

DDR SDRAM 读操作的协议如图 9-1 所示。在图中 COMMAND 由 RAS, CAS 和 WE,

共三个信号组成。对于读操作，RAS=1，CAS=0，WE=1。图中的ADDRESS由MCS，MBA，MSA组成。




图 9-1 DDR SDRAM 读操作协议

9.3 DDR SDRAM 写操作协议

DDR SDRAM写操作的协议如图 9-2所示。在图中COMMAND是由RAS, CAS和WE, 共三个信号组成的。对于写操作，RAS=1，CAS=0，WE=0。图中的ADDRESS由MCS，MBA，MSA组成。与读操作不同，写操作需要MDM来标识写操作的掩码，即需要写入的字节数。




图 9-2 DDR SDRAM 写操作协议

9.4 DDR SDRAM 参数配置格式

由于系统中可能使用不同类型的 DDR SDRAM，因此，在系统上电复位以后，需要对 DDR SDRAM 进行配置。在 JESD79C 中规定了详细的配置操作和配置过程。

在龙芯 2E 处理器设计中，DDR SDRAM 的配置在系统主板初始化完成以后，需要使用内存之前，进行内存类型的配置。具体的配置操作是对与物理地址 40'H1FF00008 相对应的 32 位寄存器写入相应的配置参数。该寄存器中每一位的标识意义如下表所示。

表 9-2 DDR SDRAM 配置参数寄存器格式

位	位域名称	访问	描述
31: 30	Undefined	R/W	未定义
29	DIMM_dic	R/W	标识 DIMM_slot0 是否插有内存条。 0: 无; 1: 有;
28:27	DIMM_MO DULE_NUM	R/W	DIMM0/DIMM1 上 MOUDLE 的数目: 2'b00: DIMM1: 1; DIMM0: 1 2'b01: DIMM1: 1; DIMM0: 2 2'b10: DIMM1: 2; DIMM0: 1 2'b11: DIMM1: 2; DIMM0: 2
26	IS_SEQ	R/W	定义突发式读写时的块内顺序: 1'b0: 顺序 1'b1: 交替
25:22	DDR Type	R/W	见表 9-1
21:10	tREF	R/W	SDRAM 刷新操作之间计数 (主频 100MHz): 780 7.8us 1560 15.6us SDRAM 刷新操作之间计数 (主频 133MHz): 1040 7.8us 2080 15.6us SDRAM 刷新操作之间计数 (主频 166MHz): 1300 7.8us 2600 15.6us
9	TRCD	R/W	行地址有效到列地址有效之间需经过的计数 1'b0 2 cycles (DDR100) 1'b1 3 cycles (DDR266、DDR333)
8:7	TRFC	R/W	AUTO_REFRESH 到 ACTIVE 之间需经过的计数 2'b00 Null 2'b01 8 cylces (DDR100) 2'b10 10 cycles (DDR266) 2'b11 12 cycles (DDR333)

位	位域名称	访问	描述
6	TRAS	R/W	ACTIVE 到 PRECHARGE 之间需经过的计数 1'b0 5 cycles (DDR100) 1'b1 7 cycles (DDR266、DDR333)
5:4	TCAS	R/W	从读命令到第一个数据到来需经过的计数 2'b00 1.5 cycles 2'b01 2 cycles 2'b10 2.5 cycles 2'b11 3 cycles
3	TWR	R/W	写操作最后一个数据到 PRECHARGE 之间需经过的计数 1'b0 2 cycles (DDR100) 1'b1 3 cycles (DDR266、DDR333)
2	TRP	R/W	PRECHARGE 命令执行时间计数 1'b0 2 cycles (DDR100) 1'b1 3 cycles (DDR266、DDR333)
1:0	TRC	R/W	ACTIVE 与 ACTIVE/AUTO_REFRESH 命令之间计数 2'b00 Null 2'b01 7 cycles (DDR100) 2'b10 9 cycles (DDR266) 2'b11 10cycles (DDR333) 注 (由于 precharge 和 ras cas 的延时加起来正好满足这个延时, 所以在 DDR 控制器里没有具体考虑这个参数)

9.5 DDR SDRAM 采样模式的配置

对于针对内存设备读操作来说, 由于数据的返回是由 DQS 来标识的, 而不是采用时钟同步技术, 这样就存在着采样时钟与数据不同步的问题。一般的内存控制器设计中, 需要使用 DLL (Delay-locked loop) 来进行采样点选取, 即通过调整采样时钟的相位来确定一个合适的采样点。使用 DLL 解决数据采样问题的缺点是不仅需要一个 DLL IP, 而且还存在着采样时钟与处理器内部时钟同步的问题, 因为, 采样时钟是经过 DLL 调整过的时钟, 因此, 使用 DLL 技术以后还需要一套解决跨时钟域数据传输的类似于 FIFO 的机制。

龙芯 2E 中内存控制电路对内存设备的时钟输出与处理器内核的工作频率的比例成 1: 6、1: 8、1: 10 以及 1: 12 的关系。考虑到处理器内核的工作频率与内存设备的工作频率成一个高的倍频关系, 我们在内存控制电路设计中提出一种使用处理器内核时钟直接进行数据采样的灵活高效的数据采样策略。具体的策略是采取通过软件来调整数据的

采样点来进行数据采样，而数据的采样时钟是处理器内核时钟，这样作不仅可以省去一个 DLL IP，而且可以减少跨时钟域信号传输所带来的延时。下面以 DDR SDRAM 工作频率与处理器内核工作频率 1: 10 为例，说明具体的采样策略。

如DDR SDRAM工作频率和处理器工作频率比例为 1: 10 时的采样模式所示，内存设备的工作频率与处理器内核的工作频率比例为 1: 10。在图中DQS*_dly通过对DQS*信号的锁存生成，采样点的生成就是通过对DQS*_dly的有效计数来确定。其中，计数值由软件来配置，这样可以达到通过软件调整采样点的目的。




图 9-3 DDR SDRAM 工作频率和处理器工作频率比例为 1: 10 时的采样模式

在龙芯 2E 处理器设计中，针对内存读操作采样点的配置是在系统主板初始化完成以后，需要使用内存之前完成的。具体的配置操作是对与物理地址 40'H1FF00030 相对应的 32 位寄存器写入相应的 2 位有效参数。该参数 (sample_point) 位于该寄存器的最低 2 位，与此相应的采样点选取如表 9-3 所示。

表 9-3 采样点寄存器表

采样点寄存器	描述
2'b00	采样点选取 DQS 均有效后延时 1 拍进行采样
2'b01	采样点选取 DQS 均有效后延时 2 拍进行采样
2'b10	采样点选取 DQS 均有效后延时 3 拍进行采样
2'b11	无意义

龙芯 2E 中内存控制电路对内存设备的时钟输出与处理器内核的工作频率的比例成 1: 6、1: 8、1: 10 以及 1: 12 的关系。一般情况下, 采样点的选取采取默认值, 即: 当比例为 1: 6 时, 采样点寄存器的值为 2'b00, 即采样点选取 DQS 有效后延时一拍进行采样; 当比例为 1: 8 和 1: 10 时, 采样点寄存器的值为 2'b01, 即采样点选取 DQS 有效后延时 2 拍进行采样; 当比例为 1: 12 时, 采样点寄存器的值为 2'b10, 即采样点选取 DQS 有效后延时 3 拍进行采样。

10 性能优化

本章描述了龙芯 2E 的体系结构给软件带来的一些影响，并提供了为龙芯 2E 编写有效软件的方法。和所有其它 RISC 体系结构一样，龙芯 2E 也是通过数据对齐，指令调度的方法来提高系统性能。

10.1 用户指令的延时和循环间隔

表 10-1给出了在ALU1/2, MEM, FALU1/2 功能单元中执行的所有用户指令的延时和循环间隔，不包括内核指令和控制指令。

表 10-1 用户指令的延时和循环间隔

指令类型	执行单元	延迟	循环间隔	备注
整型操作				
Add/sub/logical/shift/lui/cmp	ALU1/2	2	1	
Trap/branch	ALU1	2	1	
MF/MT HI/LO	ALU1/2	2	1	
(D)MULT(U)	ALU2	5	2	被划分成两条指令
(D)MULT(U)G	ALU2	5	1	参看下一部分
(D)DIV(U)	ALU2	1-37	1-37	延迟与操作数有关,可以用以下方法粗略估算,其中 a/b=c: (lz(a) < lz(b))?(lz(b)-lz(a)) / 2 + 4 - ez(c) / 2 : 1 lz : 前导 0 的个数; Ez : 后置 0 的个数。
(D)DIV(U)G	ALU2	1-37	1-37	参看下一部分
(D)MOD(U)G	ALU2	1-37	1-37	参看下一部分
Load	MEM	5	1	假定缓存命中
Store	MEM	-	1	假定缓存命中
浮点操作				
(D)MTC1/(D)MFC1	MEM	5	1	
Abs/Neg/C.cond/Bc1t/Bc1f/Move/Cvt*	FALU1	3	1	浮点格式之间的转换
Add/Sub/Round/Trunc/Ceil/Floor/Cvt*	FALU1	5	1	浮点和定点数之间的转换

Mul	FALU2	6	1	
Div.s	FALU2	4-10	4-10	
Div.d	FALU2	4-17	4-17	
Sqrt.s	FALU2	4-16	4-16	
Sqrt.d	FALU2	4-31	4-31	
Lwcl,Ldc1	MEM	5	1	假定缓存命中
Swcl,Sdc1	MEM	-	1	假定缓存命中

对于表 10-1，有以下几点说明：

- 流水线的延迟定义为使用当前指令所产生结果的指令与当前指令间的最小间隔周期数
- 流水线的循环间隔定义为发射相同类型的指令所需的间隔周期数
- 这里的 load/store 操作的循环间隔并不包括 load 链路和条件 store。LL/SC 是等待发射操作，只有当它们位于 Reorder 队列队首，而且此时 cp0 队列为空时，才可以被发射。
- 对于 HI/LO 寄存器，没有特别的使用限制。它们和其它的通用寄存器一样使用。
- 这个表中并不包含 CTC1/CFC1。它们和许多其它的控制指令一样被序列化。
- 这个表中也不包含多媒体指令。因为它们是通过扩展普通浮点指令的格式而完成的，所以我们可以很容易的推出它们的功能单元和延时。

10.2 指令扩充

龙芯 2E 完成了以下几种指令扩充：

- 只写一个结果到通用寄存器的定点乘除。包括 12 条指令：
(D)MULTG, (D)MULTUG, (D)DIVG, (D)DIVUG, (D)MODG, (D)MODUG

在标准的 MIPS 指令集中，乘法和除法均采用了一个操作中需要写两个特殊的寄存器(HI/LO)，从而导致了在 RISC 流水线中很难实现。为了使用这些结果，将不得不使用额外的指令把它从 HI/LO 中取出送入通用寄存器中。更麻烦的是，由于流水线的问题，很多 MIPS 处理器对这些指令的使用还有些限制。我们的新指令会使速度变得更快，同时也更容易使用。

- SSE2 类似于多媒体指令的扩充：
- 定点操作使用浮点的数据通路：

经常在执行定点程序时，浮点数据通路总是处于空闲状态，这些指令将会提供一种方法来使用它们。

10.3 指令流

以下部分将描述指令流的设计。

10.3.1 指令对齐

在一个周期内，龙芯 2E 可以从一个 Cache 行中取出 4 条字地址对齐的指令。应该对那些存放经常性被执行的转移指令目标地址的基本块进行合适的对齐，以避免穿越 Cache 行的边界。在一次所取的四条指令中，若存在一条转移指令，则会较大的影响系统的整体性能。如果第一条是转移分支指令，而且转移成功，那么紧接着它后面取出的两条指令将都是无效的。如果最后一条是转移指令，即使转移成功，处理器也不得不在下一个 Cache 行中等待它的延迟槽中的指令。如果在一束指令中存在两条转移指令的话，那么将需要两个周期的译码时间，因为一个周期只能给一条转移指令译码。

10.3.2 转移指令的处理

在龙芯 2E 的处理器中，指令流地址的一个意想不到的变化会浪费大约 10 条指令的时间。“意想不到”可以由转移成功的指令导致，也可能由转移预测错误导致。对于目前的龙芯 2E 而言，即使是一个正确预测且预测转移成功的转移指令也比顺序代码慢，它会浪费一个周期，因为对于转移指令，转移目标缓存器（BTB）不能给出下一个正确的程序计数器 PC 值。

编译器可以通过以下的方法来减少意想不到的转移指令数：

- 龙芯 2E 的转移指令预测方法和其它的高性能处理器都不同，且不同的版本都有一些细微的差别。基于执行剖析，编译器可以从物理上对代码进行重新安排，从而会有较好的预测结果。
- 尽可能的使基本块之间间隔变大。一种比较好的优化就是使得在两条转移成功的转移指令之间平均有 20 条指令。为了使它们之间至少含有 20 条指令，这就需要循环展开，还要把不到 20 条指令的子程序直接排列成一行。为了减少经常性发生的转移指令，也需要通过执行剖析来重新组织代码。对于高效的循环，通过把条件转移指令附近的那些指令移到其它的被浪费的指令发射槽中，可以很好的提高性能，即使那些被移动的指令并不总是有用的。顺便提一下，使用条件性移动指令有的时候会避免打乱基本块，尽管在现在的龙芯 2C 中还没有实现，但是在龙芯 2D 中将会实现。
- 在一个执行剖析结果从 50%-50% (51-49 足够了)略微有些倾斜的 if-then-else 结构中，把不经常性发生的事件完全移出那一行，这样一来，那些经常性事件遇到 0 就会成功转移，而那些不经常性事件遇到 2 就会成功转移。如果不经常性事件非常稀少（5%），那么将它放到足够远的地方以致于它将永远不会进入指令 Cache 中。如果不经常性事件特别的稀少（错误消息代码），那么将它置于很少执行的代码所在页并且期望那一页永远不会被调入。

1.3 节给出了取指译码单元的一个概要描述。正如我们所见，不同的转移指令使用不

同的方式进行预测：

- 静态预测。针对 likely 类转移指令和直接跳转指令。
- G-share 预测器。一个 9 位的全局历史寄存器 GHR，和一个有 4K 项的模式历史表 PHT。用于条件转移指令。
- BTB（转移目标缓存）。有 16 项的全相联的缓存。被用于预测寄存器跳转指令的目标地址。
- RAS（返回地址栈）。4 项，被用于预测函数返回的目标地址。

以下几点关于软件需要注意的地方：

在龙芯 2E 处理器上需要特别小心的使用 likely 类转移指令。尽管 likely 类转移指令也许对顺序标量处理器的简单的静态调度很有效，但是它对现代高性能处理器并不是同样有效。因为现代高性能处理器的转移预测硬件是比较复杂，它们通常有 90% 以上的正确预测率。（比如说，龙芯 2E 能够正确预测 85%-100%，平均 95% 的条件转移的转移方向）在这种情况下，编译器不应该使用预测率不太高的 likely 类转移指令。事实上，我们发现带有 `-mno-branch-likely` 选项的 `gcc(3.3 版)` 通常会工作的更好。

取指译码单元被划分成 3 个流水段，其中转移的目标地址在第三阶段被计算。转移成功的转移指令将会导致有两个周期的停顿，也就是说，如果在周期 0 取出一条转移指令，在周期 1 取出地址为 `PC+16` 的指令，周期 2 取出地址为 `PC+32` 的指令，在周期 3 时，才会取到转移指令的目标地址。所以减少转移成功的转移指令数将会比较有效。

龙芯 2E 中的 BTB 仅被用于寄存器跳转指令(没有 `jr31` 和 `jalr` 例外的 `jr` 指令)。

通过一个 4 项的 RAS 来预测 `jr31` 指令的目标地址。函数返回的预测有效性取决于那些使用 `jr31` 指令作为函数返回指令的软件。

10.3.3 指令流密度的提高

编译器应该尽量利用执行剖析，以确保调入指令 Cache 的那些字节均被执行。这就要求跳转指令的目标地址需对齐，并且把那些很少被执行的代码移出 Cache 行。

10.3.4 指令调度

龙芯 2E 的程序的绩效对如何调度代码以最小化指令的发射延迟非常敏感。“结果延时”定义为在一条指令写一个结果寄存器和另一条指令使用该寄存器之间流逝的 CPU 周期的数目，其中假设执行时间停顿被完全避免。也就是说，如果延时为 0 的话，也就是说在同一个周期内，写一个结果到寄存器的指令和使用那个寄存器的指令可以同时被发射。如果延时为 2 的话，那么在周期 N 时，发射一条写指令，则使用同一寄存器的读指令必须在周期 N+2 后发射。

延时的完成是很特别的。大部分的龙芯 2E 的指令都是 0 延时的。编译器应该重新调度代码，使一个结果不会很快被用到，至少在一个频繁被执行的代码（内部循环，可以通过执行剖析来识别）中不会被用到。一般来说，这就需要展开循环和内联短过程。

编译器还应该调度代码，以满足上述的延时规则和多发射规则。如果不可能同时满

足这两个规则，那么必须要满足延时规则。

10.4 存储器访问

Load-store 指令的执行对整个系统性能有很大的影响。如果一级数据 Cache 中包括所需的存储块，那么这些指令可以很快被执行。然而如果数据 Cache 不命中的话，访问二级 Cache 和主存都会带来很大的延时。不过，乱序执行和非阻塞 Cache 可以减少由这些延时带来的性能损失。

龙芯 2E 的二级 Cache 是类 MIPS R5000 的前端写通过 Cache，它在主时钟下操作。一个二级 Cache 命中将花费主时钟下的 6-8 个总线时钟周期，所以在二级 Cache 命中的情况下，取数据的整个过程大概需要 $10 + (6-8) * (\text{core_clk}/\text{master_clk})$ 时钟周期。从主存中取数据的时间与外部因素有关。龙芯 2E 估测大概需要 10-15 个周期能将数据取出送至 CPU，也就是说从取数据到数据能被使用整个过程的延时是在 $10 + (12-19) * (\text{core_clk}/\text{master_clk})$ 周期左右。

龙芯 2E 目前的这个版本没有直接提供预取指令的功能，但是可以通过 load-to-zero-register 指令来获得预取的功能。不过使用这条指令预取时有一个缺点：就是当地址无效时候或者在 TLB 中不命中时，会引起异常。不过硬件和操作系统都可以去解决这个问题。在龙芯 2E 将来的版本中，会在硬件中直接支持预取功能或者采用其它方式来提供预取功能。

编译器应该尽量减少不必要的存储访问。目前的龙芯 2E 处理器的存储延迟很大（即使是 Cache 命中，龙芯 2C 也得需要 5 个周期），同时 Reorder 队列也没有足够大的空间来容纳它们。


软件还要特别注意数据对齐的问题。集合体（数组，一些纪录，子程序堆栈帧）应该被分配在对齐的 Cache 行边界上，这样就可以利用 Cache 行对齐数据通路，还可以降低 Cache 行被填满的数目。在那些强迫不对齐的集合体（纪录，普通块）中的项目中，应该产生一个编译时间的警告信息。用户需要知道这些警告信息代表他们正面临着很大的性能降低问题。编译参数的代码都默认这些参数是对齐的。那些经常被使用的标量应该驻留在寄存器中。

10.5 其他提示

- 使用所有的浮点寄存器。尽管 O32 ABI 只开放了 16 个给用户使用，但是龙芯 2E 提供了 32 个 64 位的浮点寄存器。使用 N32 or N64 ABI 可以帮助你。
- 使用性能计数器。龙芯 2E 的性能计数器可以用来监控程序的实时性能参数。编译器和软件开发者可以通过分析这个结果来改进他们的代码。

附录 A 龙芯新的整型指令

1. MULT.G —乘以字(Godson2)



指令格式: MULT.G rd, rs, rt

指令功能: 乘以 32 位有符号整数。

指令描述: $rd \leftarrow rs * rt$

通用寄存器rs中32位值乘以通用寄存器rt中32位值，这两个操作数都是有符号数，产生一个64位结果。结果的低32位保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。

操作:


$prod \leftarrow GPR[rs]_{31..0} * GPR[rt]_{31..0}$

$rd \leftarrow sign_extend(prod_{31..0})$

例外:

无

2. MULTU.G —乘以无符号字(Godson2)



指令格式: MULTU.G rd, rs, rt

指令功能: 乘以 32 位无符号整数。

指令描述: $rd \leftarrow rs * rt$

通用寄存器rs中32位值乘以通用寄存器rt中32位值，这两个操作数都是无符号数，产生一个64位结果。结果的低32位保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。

操作:


$prod \leftarrow (0 \parallel GPR[rs]_{31..0}) * (0 \parallel GPR[rt]_{31..0})$

$rd \leftarrow sign_extend(prod_{31..0})$

例外:

无

3. DMULT.G —乘以双字(Godson2)



指令格式: DMULT.G rd, rs, rt

指令功能: 乘以 64 位有符号整数。

指令描述: $rd \leftarrow rs * rt$

通用寄存器rs中64位值乘以通用寄存器rt中64位值，这两个操作数都是有符号数，产生一个128位结果。结果的低64位保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。

操作:

$prod \leftarrow GPR[rs] * GPR[rt]$

$rd \leftarrow prod_{63..0}$

例外:

无

任何情况下都不会产生算术异常。

操作:


$$q \leftarrow \text{GPR}[\text{rs}]_{31..0} \text{ div } \text{GPR}[\text{rt}]_{31..0}$$

$$\text{LO} \leftarrow \text{sign_extend}(q_{31..0})$$

例外:

无

6. DIVU.G —除以无符号字(Godson2)



指令格式: DIVU.G rd, rs, rt

指令功能: 除以 32 位无符号整数。

指令描述: $\text{rd} \leftarrow \text{rs} / \text{rt}$

通用寄存器rs中32位值除以通用寄存器rt中32位值，这两个操作数都是无符号数。32位商保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。

操作:


$$q \leftarrow (0 \parallel \text{GPR}[\text{rs}]_{31..0}) \text{ div } (0 \parallel \text{GPR}[\text{rt}]_{31..0})$$

$$\text{rd} \leftarrow \text{sign_extend}(q_{31..0})$$

例外:

保留指令

7. DDIV.G —除以双字(Godson2)



指令格式: DDIV.G rd,rs, rt

指令功能: 除以 64 位有符号整数。

指令描述: $rd \leftarrow rs / rt$

通用寄存器rs中64位值除以通用寄存器rt中64位值，这两个操作数都是有符号数。64位商保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。


操作:

$rd \leftarrow GPR[rs] \text{ div } GPR[rt]$

例外:

无

8. DDIVU.G — 除以无符号双字(Godson2)



指令格式: DDIVU.G rd, rs, rt

指令功能: 除以 64 位无符号整数。

指令描述: $rd \leftarrow rs / rt$

通用寄存器rs中64位值除以通用寄存器rt中64位值，这两个操作数都是无符号数。64位商保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。


操作:

$rd \leftarrow (0 \parallel GPR[rs]) \text{ div } (0 \parallel GPR[rt])$

例外:

无

9. MOD.G 一对字求模(Godson2)



指令格式: MOD.G rd, rs, rt

指令功能: 对 32 位有符号整数求模。

指令描述: $rd \leftarrow rs \% rt$

通用寄存器rs中32位值除以通用寄存器rt中32位值，这两个操作数都是有符号数。32位剩余数保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。

操作:


$q \leftarrow \text{GPR}[rs]_{31..0} \bmod \text{GPR}[rt]_{31..0}$

$HI \leftarrow \text{sign_extend}(q_{31..0})$

例外:

无

10.MODU.G 一对无符号字求模(Godson2)



指令格式: MODU.G rd, rs, rt

指令功能: 对 32 位无符号整数求模。

指令描述: $rd \leftarrow rs \% rt$

通用寄存器rs中32位值除以通用寄存器rt中32位值，这两个操作数都是无符号数。32位剩余数保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。

操作:


$$q \leftarrow (0 \parallel \text{GPR}[\text{rs}]_{31..0}) \bmod (0 \parallel \text{GPR}[\text{rt}]_{31..0})$$

$$\text{rd} \leftarrow \text{sign_extend}(q_{31..0})$$

例外:

保留指令

11.DMOD.G 一对双字求模(Godson2)



指令格式: DMOD.G rd, rs, rt

指令功能: 对 64 位有符号整数求模。

指令描述: $\text{rd} \leftarrow \text{rs} \% \text{rt}$

通用寄存器rs中64位值除以通用寄存器rt中64位值，这两个操作数都是有符号数。64位剩余数保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。


操作:

$$\text{rd} \leftarrow \text{GPR}[\text{rs}] \bmod \text{GPR}[\text{rt}]$$

例外:

无

12.DMODU.G 一对无符号双字求模(Godson2)



指令格式: DMODU.G rd, rs, rt

指令功能: 对 64 位无符号整数求模。

指令描述: $rd \leftarrow rs \% rt$

通用寄存器rs中64位值除以通用寄存器rt中64位值，这两个操作数都是无符号数。64位剩余数保存在特殊寄存器rd中。

任何情况下都不会产生算术异常。

操作:

$rd \leftarrow (0 \parallel \text{GPR}[rs]) \bmod (0 \parallel \text{GPR}[rt])$

例外:

无

附录 B 龙芯新的浮点指令

1. MADD.fmt—浮点乘加

31	26 25	21 20	16 15	11 10	6 5	0
COP1 010001	Fmt	ft	fs	fd	MADD 011000	
6	5	5	5	5	6	

指令格式:

MADD.S fd, fs, ft

MADD.D fd, fs, ft

指令功能: 浮点值的先乘后加。

指令描述: $fd \leftarrow ((fs * ft) + fd)$

先将浮点寄存器ft中的值乘以浮点寄存器fs中的值，得到一个乘积。再把这个乘积加上浮点寄存器fd中的值，得到运算结果。这个运算指令结果有很高的精度，发生进位时的处理方式是按照FCSR的当前进位模式，结果保存在fd中。操作数和运算结果都是fmt格式。

操作:

$vfd \leftarrow \text{ValueFPR}(fd, \text{fmt})$

$vfs \leftarrow \text{ValueFPR}(fs, \text{fmt})$

$vft \leftarrow \text{ValueFPR}(ft, \text{fmt})$

$\text{StoreFPR}(fd, \text{fmt}, vfd + vfs * vft)$

例外:

不可用协处理器例外

保留指令例外

浮点:

不精确例外

未实现操作例外

无效操作例外

上溢

下溢

2. MSUB.fmt—浮点乘减

31	26 25	21 20	16 15	11 10	6 5	0
COP1 010001	Fmt	ft	fs	fd	MSUB 011001	
6	5	5	5	5	6	

指令格式:

MSUB.S fd, fs, ft

MSUB.D fd, fs, ft

指令功能: 浮点值的先乘后减。

指令描述: $fd \leftarrow (fs * ft) - fd$

先将浮点寄存器ft中的值乘以浮点寄存器fs中的值，得到一个乘积。再把这个乘积减去浮点寄存器fd中的值，得到运算结果。这个运算指令结果有很高的精度，发生进位时的处理方式是按照FCSR的当前进位模式，结果保存进fd中。操作数和运算结果都是fmt格式。

操作:

$vfd \leftarrow \text{ValueFPR}(fd, \text{fmt})$

$vfs \leftarrow \text{ValueFPR}(fs, \text{fmt})$

$vft \leftarrow \text{ValueFPR}(ft, \text{fmt})$

$\text{StoreFPR}(fd, \text{fmt}, (vfs * vft) - vfd)$

例外:

不可用协处理器例外

保留指令例外

浮点:

不精确例外

未实现操作例外

无效操作例外

上溢

下溢

3. NMADD.fmt—浮点数乘加取负

31	26 25	21 20	16 15	11 10	6 5	0
COP1 010001	Fmt	ft	fs	fd	NMADD 011010	
6	5	5	5	5	6	

指令格式:

NMADD.S fd, fs, ft

NMADD.D fd, fs, ft

指令功能: 对先乘后加的结果取负。

指令描述: $fd \leftarrow -((fs * ft) + fd)$

先将浮点寄存器ft中的值乘以浮点寄存器fs中的值，得到一个乘积。再把这个乘积加上浮点寄存器fd中的值，再把和值取负得到运算结果。这个运算指令结果有很高的精度，发生进位时的处理方式是按照FCSR的当前进位模式，结果保存在fd中。操作数和运算结果都是fmt格式。

操作:

$vfd \leftarrow \text{ValueFPR}(fd, \text{fmt})$

$vfs \leftarrow \text{ValueFPR}(fs, \text{fmt})$

$vft \leftarrow \text{ValueFPR}(ft, \text{fmt})$

$\text{StoreFPR}(fd, \text{fmt}, -(vfd + vfs * vft))$

例外:

不可用协处理器例外

保留指令例外

浮点:

不精确例外 未实现操作例外

无效操作例外 上溢

下溢

4. NMSUB.fmt—浮点数的乘减取负

31	26 25	21 20	16 15	11 10	6 5	0
COP1 010001	Fmt	ft	fs	fd	NMSUB 011011	
6	5	5	5	5	6	

指令格式:

NMSUB.S fd, fs, ft

NMSUB.D fd, fs, ft

指令功能: 对先乘后减的结果取负。

指令描述: $fd \leftarrow -((fs * ft) - fd)$

先将浮点寄存器ft中的值乘以浮点寄存器fs中的值，得到一个乘积。再把这个乘积减去浮点寄存器fd中的值，再把差值取负得到运算结果。这个运算指令结果有很高的精度，发生进位时的处理方式是按照FCSR的当前进位模式，结果保存进fd中。操作数和运算结果都是fmt格式。

操作:

$vfd \leftarrow \text{ValueFPR}(fd, \text{fmt})$

$vfs \leftarrow \text{ValueFPR}(fs, \text{fmt})$

$vft \leftarrow \text{ValueFPR}(ft, \text{fmt})$

$\text{StoreFPR}(fd, \text{fmt}, -((vfs * vft) - vfd))$

例外:

不可用协处理器例外

保留指令例外

浮点:

不精确例外 未实现操作例外

无效操作例外 上溢

下溢